SU991415A1 - Adding device - Google Patents
Adding device Download PDFInfo
- Publication number
- SU991415A1 SU991415A1 SU813350055A SU3350055A SU991415A1 SU 991415 A1 SU991415 A1 SU 991415A1 SU 813350055 A SU813350055 A SU 813350055A SU 3350055 A SU3350055 A SU 3350055A SU 991415 A1 SU991415 A1 SU 991415A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- counter
- input
- elements
- sign
- Prior art date
Links
Landscapes
- Collating Specific Patterns (AREA)
- Filling Of Jars Or Cans And Processes For Cleaning And Sealing Jars (AREA)
- Processing Of Solid Wastes (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ(54) DEVICE FOR ADVANCED
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в вычислительных машинах дл алгебраического сложени чисел, выраженных в пересчетных кодах .The invention relates to automation and computing and can be used in computers for algebraically adding numbers expressed in scaling codes.
Известно устройство дл сложени чисел, выраженных в пересчетных кодах , содержащее три счетчика, два дешифратора нулевого кода, элементы И и генератор импульсов l.A device for adding numbers expressed in scaling codes is known, comprising three counters, two zero-code decoders, And elements, and a pulse generator l.
Недостатком известного устройства вл етс невозможность алгебраического суммировани чисел.A disadvantage of the known device is the impossibility of algebraic summing of numbers.
Известно также устройство дл алгебраического сложени чисел, содержащее три счетчика, два дешифратора нулевого кода, три триггера знака, сумматор по модулю два, элементы И, ИЛИ, НЕ и генератор импульсов ,2l.It is also known a device for algebraic addition of numbers, containing three counters, two zero-code decoders, three sign triggers, a modulo two, AND, OR, NOT elements and a pulse generator, 2l.
Недостатком данного устройства вл етс сложность конструкции.The disadvantage of this device is the complexity of the design.
Цель изобретени -.упрощение кон .струкции устройства.The purpose of the invention is to simplify the design of the device.
Поставленна цель достигаетс тем, что устройство дл сложени , содержащее счетчик, первый и второй триггеры знака, дешифратор нулевого кода, сумматор по модулю два, семь .элементов И, элемент ИЛИ и генераторThe goal is achieved in that the device for adding, containing a counter, the first and second sign triggers, a zero-code decoder, a modulo adder, two, seven AND elements, an OR element, and a generator
импульсов, причем входы первого и второго триггеров знака подключены к первому и второму входам знака устройства , информационные входы счетчика подключены к входгил приема первого операнда устройства, выходы первого и второго триггеров знака подключены к соответствуницим входам сумматора по модулю два, выход которого pulses, the inputs of the first and second triggers of the sign are connected to the first and second inputs of the device’s sign, the information inputs of the counter are connected to the input input of the first operand of the device, the outputs of the first and second sign triggers are connected to the corresponding inputs of the modulo adder two,
10 подключен к первому входу первого элемента И, выход дешифратора нулевого кода подключен к первому 8ходу второго элемента И, содержит также реверсивный счетчик, три триггера 10 is connected to the first input of the first element And, the output of the zero-code decoder is connected to the first 8 input of the second element And also contains a reversible counter, three flip-flops
15 и четыре элемента задержки, причем информационные входы реверсивного счетчика соединены с входами приема второго операнда устройства, счетный вход реверсивного счетчика соединен 15 and four delay elements, with the information inputs of the reversible counter connected to the reception inputs of the second operand of the device, the counting input of the reversible counter connected
20 со счетным входом счетчика и подключен к выходу генератора импульсов, выход переполнени счетчика соединен с первыми входами третьего, четвертого и п того элементов И, выход 20 with a counting input of the counter and connected to the output of the pulse generator; the overflow output of the counter is connected to the first inputs of the third, fourth and fifth elements of AND, the output
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813350055A SU991415A1 (en) | 1981-07-31 | 1981-07-31 | Adding device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813350055A SU991415A1 (en) | 1981-07-31 | 1981-07-31 | Adding device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU991415A1 true SU991415A1 (en) | 1983-01-23 |
Family
ID=20981129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813350055A SU991415A1 (en) | 1981-07-31 | 1981-07-31 | Adding device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU991415A1 (en) |
-
1981
- 1981-07-31 SU SU813350055A patent/SU991415A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU579618A1 (en) | Multiplier | |
JPS56145427A (en) | Multiplier decoding signal using parallel multiplication register | |
SU991415A1 (en) | Adding device | |
SU1481903A1 (en) | Unit for decoding binary hamming codes | |
SU997034A1 (en) | Device for computing square root from the sum of squares of two numbers | |
SU434406A1 (en) | COMPUTER DEVICE | |
SU934480A1 (en) | Device for computing polynomial values | |
SU962936A1 (en) | Device for adding time intervals | |
SU928354A1 (en) | Frequency multiplier | |
SU523412A1 (en) | Correlation counter | |
SU693537A1 (en) | Time interval-to-code converter | |
SU1297034A1 (en) | Device for multiplying complex numbers | |
SU841049A1 (en) | Storage cell for shift register | |
SU997032A1 (en) | Device for adding in redundancy binary notation | |
SU1167605A1 (en) | Calculating device | |
SU568051A1 (en) | Device for raising to the second power | |
SU432491A1 (en) | DEVICE FOR SOLVING ALGEBRAIC CONVENTIONS | |
SU1603528A1 (en) | Coordinate code converter | |
SU746506A1 (en) | Arithmetic device | |
SU590735A1 (en) | Multiplication arrangement | |
SU868750A1 (en) | Adder | |
SU968809A1 (en) | Adding device | |
SU640291A1 (en) | N-digit binary squarer | |
SU1288693A1 (en) | Squaring device | |
SU621103A1 (en) | Counter |