Claims (2)
Формула изобретения Устройство для декодирования двоичных кодов Хэмминга, содержащее решающий блок, информационный вход которого является информационным входом устройства, первый и второй регистры сдвига, тактовые входы которых объединены, последовательный выход первого регистра сдвига соединен с первым входом первого сумматора, первый и второй счетчики, счетные входы которых объединены с цервым входом первого элемента И и являются тактовым входом устройства; ’выходы первого счетчика подключены к соответствующим входам BTojxjro элемента И и первым входам соответствующих элементов И группы, выходы которых соединены со счетными входами одноименных триггеров группы, инверсныеSUMMARY OF THE INVENTION A device for decoding binary Hamming codes, comprising a decision block, the information input of which is the information input of the device, the first and second shift registers, the clock inputs of which are combined, the serial output of the first shift register is connected to the first input of the first adder, the first and second counters, counting the inputs of which are combined with the input of the first And element and are the clock input of the device; ’The outputs of the first counter are connected to the corresponding inputs of the BTojxjro element And the first inputs of the corresponding elements AND groups, the outputs of which are connected to the counting inputs of the same group triggers, inverse
1 О выходы которых подключены к одноименным установочным входам второго счетчика, выходы которого соединены с соответствующими входами третьего элемента И, четвертый элемент И, первый и второй триггеры и элемент ИЛИ, информационный вход первого регистра сдвига объединен с вторым входом первого элемента И, выход котого соединен со счетным входом первого триггера, выход первого разряда второго регистра сдвига подключен к управляющему входу решающего блока, выход стираний которого соединен с информационным входом второго регистра сдвига, отличающееся тем, что, с целью повышения информативности декодирования, в устройство введены второй сумматор и третий и четвертый регистры сдвига, тактовые входы которых объединены с тактовым входом первого регистра сдвига и подключены к тактовому входу устройства, информационный вход первого регистра ционному сдвига подключен к информавыходу решающего блока1 On the outputs of which are connected to the same installation inputs of the second counter, the outputs of which are connected to the corresponding inputs of the third element And, the fourth element And, the first and second triggers and the OR element, the information input of the first shift register is combined with the second input of the first element And, the output of which is connected with a counting input of the first trigger, the output of the first discharge of the second shift register is connected to the control input of the deciding unit, the erasure output of which is connected to the information input of the second shift register, characterized in that, in order to increase the information content of decoding, a second adder and a third and fourth shift registers are introduced into the device, the clock inputs of which are combined with the clock input of the first shift register and connected to the clock input of the device, the information input of the first registration shift is connected to the decoding information output block
Фиг.FIG.
2 версный выход первого триггера соединен с информационным входом второго триггера, выход второго элемента И подключен к управляющему входу второго счетчика и входу синхронизации второго триггера, прямой выход которого и последовательный выход второго регистра сдвига соединены с первым и вторым входами четвертого элемента И, выход которого подключен к второму входу первого сумматора, выход которого соединен с информационным входом третьего регистра сдвига и вторыми входами всех элементов И группы, входы и выход элемента ИЛИ подключены соответственно к соответствующим выходам первого счетчика и к входам обнуления всех триггеров группы, выход третьего элемента И и последовательный выход третьего регистра сдвига соединены с первым и вторым входами второго сумматора, выход которого подключей к информационному входу четвертого регистра сдвига, выходы которого являются выходами устройства.The 2-version output of the first trigger is connected to the information input of the second trigger, the output of the second element And is connected to the control input of the second counter and the synchronization input of the second trigger, the direct output of which and the serial output of the second shift register are connected to the first and second inputs of the fourth element And, the output of which is connected to the second input of the first adder, the output of which is connected to the information input of the third shift register and the second inputs of all elements AND groups, the inputs and output of the element OR is connected respectively, to the corresponding outputs of the first counter and to the zeroing inputs of all the triggers of the group, the output of the third AND element and the serial output of the third shift register are connected to the first and second inputs of the second adder, the output of which is connected to the information input of the fourth shift register, the outputs of which are the device outputs.