RU2526769C1 - Hamming code generator - Google Patents
Hamming code generator Download PDFInfo
- Publication number
- RU2526769C1 RU2526769C1 RU2013112446/08A RU2013112446A RU2526769C1 RU 2526769 C1 RU2526769 C1 RU 2526769C1 RU 2013112446/08 A RU2013112446/08 A RU 2013112446/08A RU 2013112446 A RU2013112446 A RU 2013112446A RU 2526769 C1 RU2526769 C1 RU 2526769C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- trigger
- register
- inputs
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Description
Изобретение относится к кодирующим устройствам помехоустойчивого кода, обеспечивающего восстановление передаваемой по каналу связи информации после ее искажений под действием помех.The invention relates to error-correcting code encoders providing for the restoration of information transmitted over a communication channel after its distortion under the influence of interference.
Известно кодирующее устройство кода Хэмминга (см. Основы передачи дискретных сообщений: Учебник для вузов / Ю.П.Куликов, В.М.Пушкин, Г.И.Скворцов и др.: Под ред. В.М.Пушкина. - М.: Радио и связь, 1992. С.99, рис.3.7), содержащее последовательно-параллельный сдвигающий регистр с числом разрядов 7 и формирователь проверочных элементов на основе трех 3-входовых сумматоров по модулю 2, 4 информационных входов устройства соединены с соответствующими входами сумматоров и со входами параллельной записи старших разрядов регистра, 3 выхода сумматоров соединены с соответствующими входами параллельной записи младших разрядов регистра, выход регистра соединен с выходом устройства, а входы общего сброса, синхронизации и управления параллельно-последовательным режимом - с соответствующими входами устройства.Known encoding device of the Hamming code (see. Basics of transmitting discrete messages: Textbook for universities / Yu.P. Kulikov, V.M. Pushkin, G.I. Skvortsov and others: Edited by V.M. Pushkin. - M. : Radio and communication, 1992. P.99, Fig. 3.7), containing a sequentially parallel shifting register with the number of bits 7 and a shaper of test elements based on three 3-input adders modulo 2, 4 information inputs of the device are connected to the corresponding inputs of the adders and with inputs of parallel recording of the upper bits of the register, 3 outputs of adders are connected parallel to respective inputs of recording elementary register bits, the output of register connected to the output device, and inputs a general reset, synchronization and control the parallel-serial mode - with the appropriate inputs.
Недостатками устройства являются:The disadvantages of the device are:
1) отсутствует возможность получения в приемном устройстве проверочного числа, равного номеру искаженного элемента, что усложняет исправление ошибок;1) there is no possibility of receiving a check number in the receiver equal to the number of the distorted element, which complicates the correction of errors;
2) сложность схемы формирования проверочных элементов, связанная с необходимостью использования большого количества многовходовых сумматоров по модулю 2, при этом сами сумматоры обладают сложной схемной реализацией.2) the complexity of the circuit for the formation of test elements associated with the need to use a large number of multi-input adders modulo 2, while the adders themselves have a complex circuit implementation.
Вышеуказанное устройство является наиболее близким по технической сущности к заявляемому устройству, поэтому выбрано в качестве прототипа.The above device is the closest in technical essence to the claimed device, therefore, is selected as a prototype.
Решаемой технической задачей является создание формирователя кода Хэмминга с расширенными функциональными возможностями.The technical problem to be solved is the creation of a Hamming code generator with advanced functionality.
Достигаемым техническим результатом является упрощение схемной реализации кодирующего устройства и формирование на выходе устройства кода Хэмминга, позволяющего получить проверочное число, равное номеру искаженного элемента.Achievable technical result is the simplification of the circuit implementation of the encoding device and the formation of the Hamming code at the output of the device, which allows to obtain a verification number equal to the number of the distorted element.
Для достижения технического результата в формирователе кода Хэмминга, содержащем n-разрядный последовательно-параллельный сдвигающий регистр, вход сброса и тактовый вход которого соединены с соответствующими входами устройства, а входы параллельной записи соединены с соответствующими информационными входами устройства и выходами формирователя проверочных элементов кода, отличающийся тем, что дополнительно введены первый элемент ИЛИ, первый и второй триггеры, элемент «исключающее ИЛИ», выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с управляющим входом устройства, а выход - со входом управления параллельно-последовательной записи сдвигающего регистра, первый элемент И, выход которого является выходом устройства, при этом формирователь проверочных элементов кода включает в себя счетчик, второй элемент ИЛИ, триггеры и логические элементы И, первые входы каждого из которых объединены и соединены с выходом регистра, а вторые выходы соединены с соответствующими выходами счетчика, счетный вход которого соединен с тактовым входом регистра и первым входом первого элемента И, а вход сброса соединен с выходом второго элемента ИЛИ, первый вход которого соединен со входом сброса устройства, со входами сброса первого и второго триггеров и входами сброса триггеров формирователя проверочных элементов кода, выходами которого являются выходы триггеров, выход каждого логического элемента И формирователя проверочных элементов кода соединен со счетным входом каждого триггера формирователя проверочных элементов кода, выход регистра соединен со вторым входом первого элемента И, третий вход которого соединен с выходом второго триггера и первым входом первого элемента «исключающее ИЛИ», второй вход которого соединен с выходом первого триггера, D-входом второго триггера и вторым входом второго элемента ИЛИ, тактовый вход второго триггера соединен с тактовым входом устройства, тактовый вход первого триггера соединен со старшим разрядом выхода счетчика, а D-вход - с шиной питания устройства, при этом D-вход счетчика заземлен.To achieve a technical result in a Hamming code generator that contains an n-bit serial-parallel shift register, the reset input and clock input of which are connected to the corresponding inputs of the device, and the inputs of parallel recording are connected to the corresponding information inputs of the device and the outputs of the generator of verification code elements, characterized in that the first OR element, the first and second triggers, the exclusive OR element, the output of which is connected to the first input of the first about the OR element, the second input of which is connected to the control input of the device, and the output is with the control input of the parallel-serial recording of the shift register, the first AND element, the output of which is the output of the device, while the generator of the code verification elements includes a counter, the second OR element , triggers and logical elements AND, the first inputs of each of which are combined and connected to the output of the register, and the second outputs are connected to the corresponding outputs of the counter, the counting input of which is connected to the clock input register register and the first input of the first AND element, and the reset input is connected to the output of the second OR element, the first input of which is connected to the device reset input, with the reset inputs of the first and second triggers and the reset inputs of the triggers of the generator of the code check elements, the outputs of which are the outputs of the triggers, the output of each logical element AND of the shaper of the test elements of the code is connected to the counting input of each trigger of the shaper of the test elements of the code, the output of the register is connected to the second input of the first element And, the third input of which is connected to the output of the second trigger and the first input of the first exclusive OR element, the second input of which is connected to the output of the first trigger, the D-input of the second trigger and the second input of the second OR element, the clock input of the second trigger is connected to the clock input devices, the clock input of the first trigger is connected to the highest bit of the counter output, and the D-input is connected to the device power bus, while the D-input of the counter is grounded.
Новая совокупность существенных признаков позволяет сформировать на выходе устройства код Хэмминга, позволяющий получить проверочное число, равное номеру искаженного элемента, и упростить схемную реализации кодирующего устройства.A new set of essential features allows us to generate a Hamming code at the output of the device, which allows us to obtain a verification number equal to the number of the distorted element and simplify the circuit implementation of the encoding device.
На фигуре представлена схема заявляемого формирователя кода Хэмминга, содержащий n-разрядный последовательно-параллельный сдвигающий регистр 1, вход сброса и тактовый вход которого соединены с соответствующими входами устройства, а входы параллельной записи соединены с соответствующими информационными входами устройства и выходами формирователя проверочных элементов кода 17, первый элемент ИЛИ 5, первый 2 и второй 3 триггеры, элемент «исключающее ИЛИ» 4, выход которого соединен с первым входом первого элемента ИЛИ 5, второй вход которого соединен с управляющим входом устройства, а выход - со входом управления параллельно-последовательной записи сдвигающего регистра 1, первый элемент И 6, выход которого является выходом устройства, при этом формирователь проверочных элементов кода 17 включает в себя счетчик 7, второй элемент ИЛИ 8, триггеры 9, 10, 11, 12 и логические элементы И 13, 14, 15, 16, первые входы каждого из которых объединены и соединены с выходом регистра, а вторые выходы соединены с соответствующими выходами счетчика 7, счетный вход которого соединен с тактовым входом регистра 1 и первым входом первого элемента И 5, а вход сброса соединен с выходом второго элемента ИЛИ 8, первый вход которого соединен со входом сброса устройства, со входами сброса первого 2 и второго 3 триггеров и входами сброса триггеров 9, 10, 11, 12 формирователя проверочных элементов кода 17, выходами которого являются выходы триггеров 9, 10, 11, 12, выход каждого логического элемента И 13, 14, 15, 16 формирователя проверочных элементов кода 17 соединен со счетным входом каждого триггера формирователя проверочных элементов кода 17, выход регистра 1 соединен со вторым входом первого элемента И 5, третий вход которого соединен с выходом второго триггера 3 и первым входом первого элемента «исключающее ИЛИ» 4, второй вход которого соединен с выходом первого триггера 2, D-входом второго триггера 3 и вторым входом второго элемента ИЛИ 8, тактовый вход второго триггера 3 соединен с тактовым входом устройства, тактовый вход первого триггера 2 соединен со старшим разрядом выхода счетчика 7, а D-вход - с шиной питания устройства, при этом D-вход регистра 1 заземлен.The figure shows a diagram of the inventive Hamming code generator, containing an n-bit serial-parallel shifting register 1, the reset input and the clock input of which are connected to the corresponding inputs of the device, and the inputs of the parallel recording are connected to the corresponding information inputs of the device and the outputs of the generator of the verification code elements 17, the first element OR 5, the first 2 and second 3 triggers, the element "exclusive OR" 4, the output of which is connected to the first input of the first element OR 5, the second input of which connected to the control input of the device, and the output to the control input of parallel-serial recording of the shift register 1, the first element And 6, the output of which is the output of the device, while the generator of the test elements of the code 17 includes a counter 7, a second element OR 8, triggers 9, 10, 11, 12 and logic elements AND 13, 14, 15, 16, the first inputs of each of which are combined and connected to the output of the register, and the second outputs are connected to the corresponding outputs of the counter 7, the counting input of which is connected to the clock input of the register 1 and the first input of the first element And 5, and the reset input is connected to the output of the second element OR 8, the first input of which is connected to the reset input of the device, with reset inputs of the first 2 and second 3 triggers and reset inputs of the triggers 9, 10, 11, 12 of the shaper verification elements of the code 17, the outputs of which are the outputs of the triggers 9, 10, 11, 12, the output of each logical element And 13, 14, 15, 16 of the generator of the verification elements of the code 17 is connected to the counting input of each trigger of the generator of the verification elements of the code 17, the output of the register 1 connected to watts the first input of the first element And 5, the third input of which is connected to the output of the second trigger 3 and the first input of the first element "exclusive OR" 4, the second input of which is connected to the output of the first trigger 2, D-input of the second trigger 3 and the second input of the second element OR 8 , the clock input of the second trigger 3 is connected to the clock input of the device, the clock input of the first trigger 2 is connected to the highest bit of the output of the counter 7, and the D-input is connected to the power bus of the device, while the D-input of register 1 is grounded.
Формирователь кода Хэмминга работает следующим образом.The Hamming code generator operates as follows.
В начальном состоянии в регистре 1 информация отсутствует, счетчик импульсов 7 и все триггеры 9, 10, 11, 12 формирователя проверочных элементов 17 удерживаются в исходном состоянии логического "0" сигналом по R-входу устройства.In the initial state, there is no information in the register 1, the pulse counter 7 and all the triggers 9, 10, 11, 12 of the shaper of the test elements 17 are kept in the initial state of the logical "0" signal at the R-input of the device.
Формирование кода Хэмминга выполняется в два этапа. На первом этапе производится определение значений проверочных элементов.Hamming code generation is performed in two stages. At the first stage, the values of the test elements are determined.
При поступлении на вход устройства информационных элементов кода a1, a2, a3, a4, a5, a6, a7, a8, a9, a10, a11 (на входах b1, b2, b3, b4 логические нули), удерживающий сигнал на R-входе устройства снимается.Upon receipt of information elements of the code a1, a2, a3, a4, a5, a6, a7, a8, a9, a10, a11 (logical zeros at the inputs b1, b2, b3, b4), the signal is held at the R-input of the device removed.
На V-вход устройства подается управляющий сигнал напряжением высокого уровня, который через элемент ИЛИ 5 поступает на вход управления параллельным/последовательным режимом записи p/s регистра 1 и переводит регистр 1 в режим параллельной записи, а на C-вход поступают импульсы синхронизации.A high-level voltage control signal is applied to the V-input of the device, which, through the OR element 5, is fed to the parallel / sequential write control input p / s of register 1 and puts register 1 into parallel recording mode, and synchronization pulses are sent to the C-input.
По заднему фронту первого импульса синхронизации на тактовом входе C устройства информационные элементы кода a1, a2, a3, a4, a5, a6, a7, a8, a9, a10, a11 со входов устройства и сигналы логического "0" со счетных триггеров 9, 10, 11, 12 записываются в разряды регистра 1, начиная с последнего разряда.On the trailing edge of the first synchronization pulse at the device’s clock input C, information elements of the code are a1, a2, a3, a4, a5, a6, a7, a8, a9, a10, a11 from the device inputs and logical 0 signals from counting triggers 9, 10 , 11, 12 are written into the bits of register 1, starting from the last bit.
После этого управляющий сигнал записи на V-входе регистра 1 снимается. По срезу импульса на управляющем V-входе устройства, низкий уровень напряжения поступает на вход управления параллельным/последовательным режимом записи p/s и переключает регистр 1 в последовательный режим записи информации, при этом на входе последовательной записи информации D регистра 1 постоянный логический "0".After that, the write control signal at the V-input of register 1 is removed. By cutting the pulse at the control V-input of the device, a low voltage level is supplied to the control input of the parallel / sequential recording mode p / s and switches register 1 to the sequential recording mode of information, while at the input of the sequential recording of information D of register 1 there is a constant logical "0" .
Выполняется сдвиг информации по заднему фронту каждого последующего тактового импульса. Счетный триггер 9 формирует проверочный элемент b1, счетный триггер 11 формирует проверочный элемент b2, счетный триггер 11 формирует проверочный элемент b3, счетный триггер 12 формирует проверочный элемент b4, в соответствии с методикой формирования проверочных элементов кода Хэмминга.Information is shifted along the trailing edge of each subsequent clock pulse. The counting trigger 9 forms a check element b 1 , the counting trigger 11 forms a check element b 2 , the counting trigger 11 forms a check element b 3 , the counting trigger 12 forms a check element b 4 , in accordance with the method of generating the test elements of the Hamming code.
По заднему фронту восьмого тактового импульса счетчик 7 по выходу Q4 устанавливает логическую "1" и вызывает переключение D-триггера 2. При этом выходным сигналом счетчика 7 D-триггера 2 в дальнейшем удерживается в состоянии логического "1". Одновременно на выходе элемента «исключающее ИЛИ» 4 формируется управляющий сигнал, переводящий регистр 1 в режим параллельной записи информационных и проверочных элементов кода в соответствии с кодом Хэмминга.On the trailing edge of the eighth clock pulse, the counter 7 at the output of Q4 sets the logic “1” and causes the D-trigger 2 to switch. In this case, the output of the counter 7 of the D-trigger 2 is subsequently held in the logical “1” state. At the same time, at the output of the exclusive-OR element 4, a control signal is generated that transfers register 1 to the parallel recording mode of information and verification code elements in accordance with the Hamming code.
После этого начинается второй этап формирования кода.After this, the second stage of code formation begins.
По переднему фронту девятого тактового импульса переключается D-триггер 3, разрешающий прохождение информационных сигналов с выхода регистра 1 и входных тактовых импульсов через логический элемент И 6 на выход Q устройства. На выходе элемента «исключающее ИЛИ» 4 формируется сигнал логического "0", снимающий управляющий сигнал записи с регистра 1.On the leading edge of the ninth clock pulse, a D-trigger 3 is switched, allowing the passage of information signals from the output of register 1 and the input clock pulses through the And 6 logic element to the output Q of the device. The output of the element “exclusive OR” 4 is formed a logical signal “0”, which removes the control signal from the register 1.
После этого импульсы синхронизации на тактовом входе C устройства обеспечивают сдвиг информации в регистре 1 и последовательную выдачу ее на выход Q устройства.After that, the synchronization pulses at the clock input C of the device provide a shift of information in register 1 and its sequential output to the output Q of the device.
После выдачи информации все триггеры 9, 10, 11, 12 формирователя проверочных элементов 17 устанавливаются в состояние логического "0" сигналом по R-входу устройства.After the issuance of information, all the triggers 9, 10, 11, 12 of the shaper of the test elements 17 are set to the logical "0" state by the signal at the R-input of the device.
Изготовлен макетный образец заявляемого формирователя кода Хэмминга, испытания которого подтвердили его реализуемость, практическую ценность и эффективность.A prototype of the inventive Hamming code generator was produced, tests of which confirmed its feasibility, practical value and effectiveness.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013112446/08A RU2526769C1 (en) | 2013-03-19 | 2013-03-19 | Hamming code generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013112446/08A RU2526769C1 (en) | 2013-03-19 | 2013-03-19 | Hamming code generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2526769C1 true RU2526769C1 (en) | 2014-08-27 |
Family
ID=51456250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2013112446/08A RU2526769C1 (en) | 2013-03-19 | 2013-03-19 | Hamming code generator |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2526769C1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2658809C1 (en) * | 2017-08-17 | 2018-06-22 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Code generator |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1013958A1 (en) * | 1981-12-29 | 1983-04-23 | Предприятие П/Я А-7390 | Device for checking hamming-coded data |
| SU1481903A1 (en) * | 1987-10-22 | 1989-05-23 | Новосибирский электротехнический институт | Unit for decoding binary hamming codes |
| RU2270521C1 (en) * | 2004-10-11 | 2006-02-20 | Федеральное государственное унитарное предприятие "Воронежский научно-исследовательский институт связи" | Device for decoding cyclic hamming code |
-
2013
- 2013-03-19 RU RU2013112446/08A patent/RU2526769C1/en active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1013958A1 (en) * | 1981-12-29 | 1983-04-23 | Предприятие П/Я А-7390 | Device for checking hamming-coded data |
| SU1481903A1 (en) * | 1987-10-22 | 1989-05-23 | Новосибирский электротехнический институт | Unit for decoding binary hamming codes |
| RU2270521C1 (en) * | 2004-10-11 | 2006-02-20 | Федеральное государственное унитарное предприятие "Воронежский научно-исследовательский институт связи" | Device for decoding cyclic hamming code |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2658809C1 (en) * | 2017-08-17 | 2018-06-22 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Code generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Panda et al. | FPGA implementation of 8, 16 and 32 bit LFSR with maximum length feedback polynomial using VHDL | |
| US9513872B2 (en) | Random number generator | |
| US9575726B2 (en) | Bit sequence generator and apparatus for calculating a sub-rate transition matrix and a sub-rate initial state for a state machine of a plurality of state machines | |
| Liu et al. | Reconstructing a linear scrambler with improved detection capability and in the presence of noise | |
| WO2012095972A1 (en) | Bit generation device and bit generation method | |
| KR20140110142A (en) | Random number generator | |
| Mishra et al. | Implementation of configurable linear feedback shift register in VHDL | |
| JP2010531018A5 (en) | ||
| RU2526769C1 (en) | Hamming code generator | |
| US9565014B2 (en) | Initializing a descrambler | |
| JP5171420B2 (en) | Pseudo random number generator | |
| JP3502065B2 (en) | Random number generator | |
| JP5119417B2 (en) | Pseudo random number generator | |
| RU2446444C1 (en) | Pseudorandom sequence generator | |
| WO2009063948A1 (en) | M-sequence generating circuit, method for providing the same, and random error generating apparatus using m-sequence generating circuit | |
| US9548857B2 (en) | Initializing a descrambler | |
| US9116764B2 (en) | Balanced pseudo-random binary sequence generator | |
| EP2933719B1 (en) | Digital methods and devices for generating true random numbers | |
| RU2509414C1 (en) | Cyclic code generator | |
| KR101912905B1 (en) | Cas latency setting circuit and semiconductor memory apparatus including the same | |
| RU2658809C1 (en) | Code generator | |
| RU2081450C1 (en) | Generator of n-bit random sequence | |
| Brosas et al. | Analysis of the randomness performance of the proposed stream cipher based cryptographic algorithm | |
| SU924706A1 (en) | Psuedorandom number generator | |
| RU2446449C2 (en) | Bijective cryptographic mathematical function generator |