RU2658809C1 - Code generator - Google Patents
Code generator Download PDFInfo
- Publication number
- RU2658809C1 RU2658809C1 RU2017129407A RU2017129407A RU2658809C1 RU 2658809 C1 RU2658809 C1 RU 2658809C1 RU 2017129407 A RU2017129407 A RU 2017129407A RU 2017129407 A RU2017129407 A RU 2017129407A RU 2658809 C1 RU2658809 C1 RU 2658809C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- code generator
- clock
- information
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000036039 immunity Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract 1
- 238000011084 recovery Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000013641 positive control Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/01—Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
Изобретение относится к кодирующим устройствам помехоустойчивого кода, обеспечивающего восстановление передаваемой по каналу связи информации после ее искажений под действием помех.The invention relates to error-correcting code encoders providing for the restoration of information transmitted over a communication channel after its distortion under the influence of interference.
Известен формирователь кода (см. патент РФ №2509414 от 30.07.2012 «Формирователь кольцевого кода» авторов Гончарова С.Н., Мартынова А.П., Новикова А.В., Фомченко В.Н., Шишкина Г.И., МПК Н03М 7/02, опубликован в Б.И. №7: от 10.03.2014), содержащий последовательно-параллельный сдвигающий регистр, входы параллельной записи разрядов которого, начиная со второго, соединены с соответствующими информационными входами устройства, начиная с последнего разряда, вход управления последовательно-параллельным режимом регистра соединен с управляющим входом устройства, входы синхронизации и общего сброса соединены соответственно с тактовым входом и входом сброса устройства, выходы последнего и предпоследнего разрядов регистра соединены с входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, введены элемент ИЛИ-НЕ и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом параллельной записи первого разряда регистра, а входы - с входами параллельной записи второго и старшего разрядов регистра, входы элемента ИЛИ-НЕ соединены с тактовым входом и входом сброса устройства, а выход является тактовым выходом устройства, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом последовательной записи регистра, выход последнего разряда которого является информационным выходом устройства. На выходе устройства производится формирование систематического кода, в котором информационные элементы занимают левую часть кодовой комбинации, а проверочные элементы - правую.Known code shaper (see RF patent No. 2509414 dated 07/30/2012 "Ring code shaper" by Goncharov S. N., Martynov A. P., Novikova A. V., Fomchenko V. N., Shishkina G. I., IPC Н03М 7/02, published in B.I. the control serial-parallel control input of the register is connected to the control input of the device, input The synchronization and general reset contacts are connected respectively to the clock input and the reset input of the device, the outputs of the last and penultimate bits of the register are connected to the inputs of the first EXCLUSIVE OR element, the OR-NOT element and the second EXCLUSIVE OR element are input, the output of which is connected to the parallel record input of the first register and the inputs are with the inputs of the parallel recording of the second and senior bits of the register, the inputs of the element are NOT connected to the clock input and the reset input of the device, and the output is the clock output of the device -keeping, the output of the first exclusive-OR gate coupled to an input register sequentially record, the last digit output of which is the information output device. At the output of the device, a systematic code is generated in which information elements occupy the left side of the code combination, and the test elements occupy the right.
Недостатком устройства является то, что при передаче многобитной посылки на входе данного устройства информацию необходимо делить на n-кратное количество пакетов данных , что, в свою очередь, приводит к увеличению времени передачи. Так же еще одним из существенных недостатков является низкая устойчивость к помехам длительностью более трех бит.The disadvantage of this device is that when transmitting a multi-bit package at the input of this device, information must be divided by n-times the number of data packets , which, in turn, leads to an increase in transmission time. Also, one of the significant disadvantages is the low resistance to interference lasting more than three bits.
Технический результат, на достижение которого направлено заявляемое изобретение, заключается в повышении помехоустойчивости и уменьшении времени передачи многобитных посылок.The technical result, to which the claimed invention is directed, is to increase noise immunity and reduce the transmission time of multi-bit packages.
Для достижения технического результата в формирователе кода, содержащем первый последовательно-параллельный регистр, первый и второй выходы которого соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а информационный вход является информационным входом формирователя кода, новым является то, что дополнительно введены счетный триггер, первый и второй элементы И, мультиплексор и второй последовательно-параллельный регистр, выход которого соединен с первыми входами первого и второго элементов И, выходы которых являются соответственно информационным и тактовым выходами формирователя кода, тактовый вход счетного триггера является тактовым входом формирователя кода и соединен со вторым входом второго элемента И, управляющий вход счетного триггера является управляющим входом формирователя кода и соединен со входом сброса второго последовательно-параллельного регистра, вход данных которого является входом разрешения Е формирователя кода, а тактовый вход соединен со входом выбора адреса мультиплексора, с выходом счетного триггера и тактовым входом первого последовательно-параллельного регистра, третий выход которого соединен со вторым входом мультиплексора, первый вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.To achieve a technical result, in a code generator containing a first series-parallel register, the first and second outputs of which are connected respectively to the first and second inputs of the EXCLUSIVE OR element, and the information input is the information input of the code generator, the new one is that an additional counting trigger is introduced, the first and second elements And, the multiplexer and the second series-parallel register, the output of which is connected to the first inputs of the first and second elements And, the outputs of which are respectively the information and clock outputs of the code generator, the clock input of the counting trigger is the clock input of the code generator and connected to the second input of the second element And, the control input of the counting trigger is the control input of the code generator and connected to the reset input of the second serial-parallel register, the data input of which is the input of the resolution E of the code generator, and the clock input is connected to the input of the address selection of the multiplexer, with the output of the counting trigger and the clock in the course of the first series-parallel register, the third output of which is connected to the second input of the multiplexer, the first input of which is connected to the output of the EXCLUSIVE OR element.
Указанная совокупность существующих признаков позволяет повысить помехоустойчивость посредством сдвига проверочного бита на 4 разряда в право и уменьшении времени передачи многобитных посылок за счет повышения помехозащищенности.The specified set of existing features allows to increase noise immunity by shifting the test bit by 4 bits to the right and reducing the transmission time of multi-bit packages due to increased noise immunity.
На фиг. 1 представлена схема формирователя кода, на фиг. 2 представлена временная диаграмма сигналов в характерных точках схемы.In FIG. 1 is a diagram of a code generator; FIG. 2 shows a timing diagram of signals at characteristic points of the circuit.
Формирователь кода (см. фиг. 1) содержит первый последовательно-параллельный регистр 1, первый и второй выходы которого соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, а информационный вход является информационным входом формирователя кода, счетный триггер 2, первый 6 и второй 7 элементы И, мультиплексор 4 и второй последовательно-параллельный регистр 5, выход которого соединен с первыми входами первого 6 и второго 7 элементов И, выходы которых являются соответственно информационным и тактовым выходами формирователя кода. Тактовый вход счетного триггера 2 является тактовым входом формирователя кода и соединен со вторым входом второго 7 элемента И, управляющий вход счетного триггера 2 является управляющим входом формирователя кода и соединен со входом сброса второго последовательно-параллельного регистра 5, вход данных которого является входом разрешения Е формирователя кода, а тактовый вход соединен со входом выбора адреса мультиплексора 4, с выходом счетного триггера 2 и тактовым входом первого последовательно-параллельного регистра 1, третий выход которого соединен со вторым входом мультиплексора 4, первый вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3.The code generator (see Fig. 1) contains the first series-
Формирователь кода работает следующим образом. При включении питания счетный триггер 2 и второй последовательно-параллельный регистр 5 удерживаются в исходном состоянии внешним сигналом по R-входу устройства. На выходах QC и QD выходным сигналом второго последовательно-параллельного регистра 5 задается уровень логического "0". На D-вход первого последовательно-параллельного регистра 1 подается информационный элемент а0.The code generator operates as follows. When the power is turned on, the
Работа устройства разрешается после снятия удерживающего сигнала на R-входе. При этом на С-вход начинают поступать тактовые импульсы, которые отрицательным фронтом переключают счетный триггер 2, формируя положительные управляющие импульсы. Период повторения управляющих импульсов, начиная с положительного фронта, будем считать тактовым интервалом. Выходные сигналы триггера 2, поступающие на С-вход первого последовательно-параллельного регистра 1, положительным фронтом обеспечивают запись входной информации в первый последовательно-параллельный регистр 1, а отрицательным фронтом - смену информации на D-входе устройства с аi на аi+1.The operation of the device is allowed after removing the holding signal at the R-input. At the same time, clock pulses begin to arrive at the C input, which switch the counting
Положительным фронтом второго управляющего импульса после окончания первого тактового интервала на выходе второго последовательно-параллельного регистра 5 устанавливается уровень логической "1", разрешающий прохождение сигналов на выходы QC и QD формирователя кода.The positive edge of the second control pulse after the end of the first clock interval at the output of the second serial-
К моменту срабатывания второго последовательно-параллельного регистра 5 на выходе Q1 первого последовательно-параллельного регистра 1 формируется информационный элемент a1, на выходах Q3 и Q4, а следовательно, и на выходе логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 - произвольные сигналы. На втором тактовом интервале во время действия положительного управляющего импульса на выход мультиплексора 4 и далее на выход QD проходит информационный элемент a1, а после окончания импульса - произвольный сигнал, который не будет восприниматься дешифратором.By the moment of operation of the second series-
В начале третьего тактового интервала на выходе Q1 первого последовательно-параллельного регистра 1 устанавливается информационный элемент а2, а на выходе Q3 - информационный элемент а0, на выходе Q4, а следовательно, и на выходе элемента "исключающее ИЛИ" 3 - произвольные сигналы. Поэтому в третьем тактовом интервале во время действия положительного управляющего импульса на выход мультиплексора 5 и далее на выход QD проходит информационный элемент а2, а после окончания импульса - произвольный сигнал, который не будет восприниматься дешифратором.At the beginning of the third clock interval at the output Q1 of the first series-
В начале четвертого тактового интервала на выходе Q1 первого регистра 1 устанавливается информационный элемент а3, на выходе Q3 - информационный элемент а1, на выходе Q4 - информационный элемент а0. Следовательно, на выходе элемента "исключающее ИЛИ" 3 формируется проверочный элемент b0,1. Поэтому в четвертом тактовом интервале во время действия положительного управляющего импульса на выход мультиплексора 4 и далее на выход QD проходит информационный элемент а3, а после окончания импульса - проверочный элемент b0,1.At the beginning of the fourth clock interval, at the output Q1 of the
Далее во время тактовых интервалов с 5 по 8 будут сформированы аналогичным образом следующие элементы: a4, b1,2, a5, b2,3, a6, b3,4, а0, b4,5.Further, during the time intervals from 5 to 8, the following elements will be formed in a similar way: a 4 , b 1,2 , a 5 , b 2,3 , a 6 , b 3,4 , and 0 , b 4,5 .
В начале девятого тактового интервала на выходе Q1 первого регистра устанавливается произвольное состояние, на выходе Q3 - информационный элемент а6, на выходе Q4 - информационный элемент a5. Следовательно, на выходе элемента "исключающее ИЛИ" 3 формируется проверочный элемент b5.6. Поэтому в девятом тактовом интервале во время действия положительного управляющего импульса на выход мультиплексора 4 и далее на выход QD проходит произвольный сигнал, который не будет восприниматься дешифратором, а после окончания импульса - проверочный элемент b5.6.At the beginning of the ninth clock interval, an arbitrary state is established at the output Q1 of the first register, at the output Q3 - information element a 6 , at the output Q4 - information element a 5 . Therefore, at the output of the exclusive-
В начале десятого тактового интервала на выходе Q1 первого регистра 1 устанавливается произвольное состояние, на выходе Q3 - информационный элемент а0, на выходе Q4 - информационный элемент а6. Следовательно, на выходе элемента "исключающее ИЛИ" 3 формируется проверочный элемент b6.0. Поэтому в десятом тактовом интервале во время действия положительного управляющего импульса на выход мультиплексора 4 и далее на выход QD проходит произвольный сигнал, который не будет восприниматься дешифратором, а после окончания импульса - проверочный элемент b6.0. На этом работа формирователя заканчивается. Формируемые на выходе QC тактовые импульсы информационных и проверочных элементов располагаются во второй половине соответствующих временных интервалов.At the beginning of the tenth clock interval at the output Q1 of the
Был изготовлен макет заявляемого устройства, который подтвердил его работоспособность.A model of the inventive device was made, which confirmed its operability.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2017129407A RU2658809C1 (en) | 2017-08-17 | 2017-08-17 | Code generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2017129407A RU2658809C1 (en) | 2017-08-17 | 2017-08-17 | Code generator |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2658809C1 true RU2658809C1 (en) | 2018-06-22 |
Family
ID=62713470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2017129407A RU2658809C1 (en) | 2017-08-17 | 2017-08-17 | Code generator |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2658809C1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU263994A1 (en) * | Ф. Э. Келлер | RING DEFINTER | ||
RU2036556C1 (en) * | 1990-10-05 | 1995-05-27 | Всероссийский научно-исследовательский институт экспериментальной физики | Ring counter |
US6898322B2 (en) * | 2001-03-28 | 2005-05-24 | Mitsubishi Denki Kabushiki Kaisha | Coding method, coding apparatus, decoding method and decoding apparatus using subsampling |
RU2509414C1 (en) * | 2012-07-30 | 2014-03-10 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Cyclic code generator |
RU2526769C1 (en) * | 2013-03-19 | 2014-08-27 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Hamming code generator |
RU2629455C2 (en) * | 2015-11-25 | 2017-08-29 | Акционерное общество "Концерн радиостроения "Вега" | Method of joint arithmetic and noise-immune coding |
-
2017
- 2017-08-17 RU RU2017129407A patent/RU2658809C1/en active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU263994A1 (en) * | Ф. Э. Келлер | RING DEFINTER | ||
RU2036556C1 (en) * | 1990-10-05 | 1995-05-27 | Всероссийский научно-исследовательский институт экспериментальной физики | Ring counter |
US6898322B2 (en) * | 2001-03-28 | 2005-05-24 | Mitsubishi Denki Kabushiki Kaisha | Coding method, coding apparatus, decoding method and decoding apparatus using subsampling |
RU2509414C1 (en) * | 2012-07-30 | 2014-03-10 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Cyclic code generator |
RU2526769C1 (en) * | 2013-03-19 | 2014-08-27 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Hamming code generator |
RU2629455C2 (en) * | 2015-11-25 | 2017-08-29 | Акционерное общество "Концерн радиостроения "Вега" | Method of joint arithmetic and noise-immune coding |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI490880B (en) | Data bus inversion apparatus, systems, and methods | |
CN109154884B (en) | Generating and checking quaternary pseudo-random binary sequences | |
KR20080112893A (en) | Signal encoder and signal decoder | |
KR20200041425A (en) | Transition detector and clock data recovery unit including the same | |
RU2658809C1 (en) | Code generator | |
US9557964B2 (en) | Random number generator and method for generating random number thereof | |
US9479310B2 (en) | Method, apparatus and system to communicate with a device | |
CN107678731A (en) | A kind of high frequency asynchronous randomizer based on FPGA | |
RU2526769C1 (en) | Hamming code generator | |
RU2422984C2 (en) | Pulse shaper | |
RU2509414C1 (en) | Cyclic code generator | |
RU2421770C1 (en) | Walsh function random generator | |
RU2604334C2 (en) | Pulse counting method and device | |
JP5383856B2 (en) | Transmitter circuit | |
SU720775A1 (en) | Device for receiving threefold repeated remote control commands | |
SU653743A1 (en) | Decoder | |
SU783975A1 (en) | Device for decoding pulse trains | |
SU552609A1 (en) | Asynchronous parity device | |
RU2475838C1 (en) | Device for cryptographic information protection | |
SU397904A1 (en) | CODING DEVICE | |
SU540269A1 (en) | Digital integrator with control | |
RU2025048C1 (en) | Device for series code to parallel code conversion | |
RU2582450C1 (en) | Electronic lock | |
SU362500A1 (en) | ||
SU1355976A1 (en) | Device for transmitting and receiving digital information |