SU978373A1 - Устройство дл приема избыточной информации - Google Patents

Description

(Б ) УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНОЙ ИНФОРМАЦИИ

1

Изобретение относитс  к электросв зи , а именно к приемным устройствам систем передачи дискретной информации, в которых дл  передачи сообщений используютс  избыточные коды о

Известно устройство дл  приема избыточной информации, содержащее приемник , выход которого подключен через блок буферной пам ти и через последовательно соединенные первый пороговый селектор, декодер и блок регистров пам ти к первому и второму входам блока управлени  выдачей информации, выход которого подключен к второиу входу блока регистров пам ти, а также блок вычитани , усилитель , второй пороговыйселектор и последовательно соединенные двоичный регистр сдвига, сумматор и третий пороговый селектор, выход которого подключен к второму входу декодера С 1 .

Однако известное устройство обладает низкой точностью приема избы1 точной информации.

Цель изобретени  - повышение точности приема избыточной информации.

Дл  достижени  указанной цели в устройство дл  приема избыточной информации содержащее приемник, выход которого подключен через блок буферной пам ти и через последовательно

10 соединенные первый пороговый селектор , декодер и блок регистррв пам ти к первому и второму входам блока управлени  выдачей информации, выход

Claims (1)

15 которого подключен к второму входу блока регистров пам ти, а также блок вычитани , усилитель, второй порого вый селектор и последовательно сое1иненные двоичный регистр сдвига, сум20 матор и третий пороговый селектор, выход которого подключен к второму входу декодера, введены логический блок, два двоичных счетчика, анализа397 тор, два ключа и элемент ИЛИ, к первому входу которого подключен выход приемника, к второму входу элемента ИЛИ и входу второго порогового селектора подключен выход блока буферной пам ти, а выход элемента ИЛИ подключен к первому входу блока вычитани , к второму входу которого, объединенному с информационным входом первого ключа и первым входом декодера, подключен выход второго порогового селектора , при этом выход блока вычитани  подкл очен к первому входу усилител , к второму входу которого через последовательно соединенные логический блок и первый двоичный счетчик подключен первый выход анализатора, к первому входу которого, а также к информационному входу второго ключа и входу второго двоичного счетчика подключен выход усилител , а выход второго- двоичного счетчика подключен к вторым входам логического блока и анализатора, второй выход которого подключен к управл ющим входам первого и второго ключей, выходы которых подключены соответственно к входу двоичного регистра сдвига и второму входу сумматора. На чертеже представлена структурна  электрическа  схема устройства дл  приема избыточной информа15ии„ Устройство содержит приемник 1, первый пороговый селектор 2, декодер 3 блок k регистров пам ти, блок 5управлени  выдачей информации, бло 6буферной пам ти, блок 7 вычитани  усилитель 8, второй пороговый селектор 9, двоичный регистр 10 сдвига, сумматор 11, третий пороговый селектор 12, логический блок 13 первый и второй двоичные счетчики 14 и 15, анализатор 16, первый и второй ключи 17 и 18, элемент ИЛИ 19. Устройство дл  приема избыточной информации работает следующим образом . На вход приемника 1 из канала св зи поступает составной сигнал с избыточностью, например последовательный сигнал S(t)S(t), ), S(t),.. . ,Sy,(t). Его длительность равна сГ, где п - количество элементарных сигналов в составном сигнале с избыточностью или значностькода , tr- длительность одного элементарного сигнала. В приемнике 1 осуществл етс , например, коррел ционна  обработка элементарных сиг34 налов, в результате которой на выхо-i де приемника 1 в моменты времени ( ) п) по вл ютс  аналоговые величины, В момент времени t n.t в блоке 6 буферной пам ти записываетс  дл  хранени  аналогова  оценка (точна  оценка) составного сигнала с избыточностью -1 а 3 По мере поступлени  элементарных сигналов на вход устройства на выходе приемника 1 в соответствующие моменты времени им став тс  в соответствие аналоговые сигналы, которые одновременно подаютс  на первый вход ; элемента ИЛИ 19, с выхода которого поступают на первый вход блока 7 вычитани ; на вход блока 6 буферной пам ти, где запоминаютс ; на вход первого порогового селектора 2, в котором входные аналоговые сигналы преобразуют в выходные двоичные сигналы , причем, величина последних определ етс  по отношению сигнал-шум, параметрам кода и виду модул ции. С выхода первого порогового селектора выходные двоичные сигналы одновременно подаютс  на второй вход блока вычитани  и информационный вход первого ключа 17i на-первый вход декодера 3, в котором входные двоичные сигналы запоминаютс , накапливаютс  и после того, как их количество будет составл ть величину, равную п, входна  двоична  кодова  комбинаци  У (у , .у, У,,,. ,УИ ) отождествл етс , с ближайшей (по Хэммингу) выходной разрешенной кодовой комбинацией Довична  кодова  комбинаци  y/f  вл етс  первой грубой оценкой составного сигнала с избыточностью S(t). Разрешенна  двоична  кодова  комбинаци  уР подаетс  на второй вход блока регистров пам ти, в котором запоминаетс . Таким образом, по мере поступлени  на вход приемника 1 сигналов S)(t).B соответствующие моменты времени на второй вход блока 7 вычитани  поступает его груба  двоична  оценка, а на первый вход - точна  аналогова  оценка х-. В блоке 7 вычитани  из величины сигнала х; вычитают величину сигнала У « В результате этой операции на выходе блока 7 вычитани  получают разностный сигнал q :-у , который поступает на первый вход усилител  8, Коэффициент 5 усилени  усилител  измен етс  дискретно в зависимости от величины уп равл ющего сигнала на втором его вх де. Этот управл ющий сигнал снимаетс  с первого двоичного счетчика И (кодограмм), исходное состо ние которого - единичное. Если в процес работы в нем будет записано число 2,3,а.о или р (,2,3|...), то соот ветственно будет измен тьс  и коэф фициент усилени  усилител  8 (где Ak - некоторое единичное усиление , определ емое соотношением сигнал-шум на выходе приемника 1 и параметрами усилител  8, максимальное значение коэффициента усилени  зависит от статистических характеристик канала св зи). Усиленный таким образом разностный сигнал одновременно посту пает на информационный вход второго ключа 18, на вход второго двоичного счетчика 15 (импульсов), в котором в двоичном коде отображаетс  пор дковый номер усиленного разностного сигнала (j). При на выходе второго счетчика 15 по вл етс  импул переполнени , который подаетс  на второй логического блока 13 и на второй вход анализатора 16. В ана лизаторе .16 осуществл ют оценку величины сигнала путем сравнени  с величиной некоторого порогового напр жени  Uy, (эта величина определ етс  отношением сигнал-шум на входе приемника 1). Рассмотрим ситуации, характеризу ющие различные режимы работы анализа тора При , обоих выходах анализатора сигнал отсутствует. При jVn, U по вл етс  сигнал в виде посто нного напр жени  на первом выходе анализатора 16. Он запрещает в логическом блоке 13 прохождени  сигналов с управл ющего вто рого входа на выход. При . Г: Uy, (последнее неравенство справедливо дл  всех сигналов с , т,ео и дл  символов, предшествующих символу ri-) на выходах анализатора 16 сигналов нет. Импульс переполнени  с выхода второго двоичного счетчика 15 (импульсов) черезлогический блок 13 записываетс  в первый двоичный счетчик k (кодограмм)I увеличива  его состо ние на единицу. Эта ситуаци  следует из первой описанной ситуации. 73« При , 1 (неравенство справедпиво дл  любого из предыдущих символов с j H(n-l) и дл  самого символа г) по вл етс  импульс переполнени  на выходе второго, двоичного счетчика 15i который коммутирует сигнал посто нного напр жени  с первого выхода анализатора 16 на второй. Данна  ситуаци  следует из второй описанной ситуации, Если после обработки всех элементарных сигналов оказалось, что сигнал г ff и на втором выходе анализатора 16 не по вилс , то осуществл етс  считывание (с регенерацией ) сигналов из блока 6 буферной пам ти аналоговых сигналов, которые в виде двоичных сигналов (после преобразовани  во втором пороговом селекторе 9) поступают на второй вход блока 7 вычитани  и информационный вход первого ключа 17 и непосредственно в аналоговом виде через элемент ИЛИ 19 на первый вход блока у вычитани , В это врем  первый вход блока 5 управлени  выдачей информац1 и закрыт. Далее все ранее описанные операции ловтор ютс . Аналогичные циклы считывани  информации (в дальнейшем просто циклы) из блока 6 буферной пам ти продолжают до тех пор, пока не поступит последний п-й двоичный сигнал на второй вход декодера 3. ормирование этих двоичных сигналов осуществл ют следующим образом. Окончание одного из циклов соответствует четвертой ситуации, после которой на управл ющем входе первого ключа 17 и на управл юи|ем входе второго ключа 18 по вл етс  управл ющий сигнал, открывающий ключи. После этого начинаетс  очередной цикл ct иJЫвaни , в ходе которого в сумматоре 11 реализуют операцию суммировани , привод щую к по влению на его выходе аналогового сигнала . Г-+У; , который в третьем, пороговом селекторе 12 преобразуетс  в двоичный сигнал . Эти двоичные сигналы с выхода третьего порогового селектора 12 последовательно поступают в декодер 3« После того как входной регистр декодера 3 заполнитс  двоичными сигналами, комбинаци  которых соответствует второй грубой оценке составного сигнала с избыточ ностью, второй вход декодера 3 отключаетс  от выхода третьего порогового селектора 12, После этого декодер 3 отождествл ет вторую двоичную кодовую комбинацию с выходной двоичной разрешенной кодовой комбинацией у , котора  поступает в двричный блок регистров пам ти. На очередном цикле из блока 6 буферной пам ти в блок 5 управлени  выдачей информации считываютс  элемента рные сигналы точной аналоговой оценки составного сигнала с избыточностью Х/а из блока k регистров пам ти разрешенные комбинации Уi и У, , В блоке 5 управлени  выдачей информации вычисл ют коэффициенты корi рел ции между;- X и , а также между X и yj. которые затем сравнивают. По результату .сравнени  с помощью управл ющего сигнал.а, подаваемого из блока 5 управлени  выдачей информации в блок 4 регистров пам ти, из блока 4 регистров пам ти на выход устройства считывают ту из разрешенных кодовых.комбинаций (или ее информационную часть), дл  которой коэффициент коррел ции больше. Предлагаемое устройство дл  приема избыточной информации в целом обладает более высокими технико-экономическими показател ми по сравнению с известным. Положительный эффект заключаетс  в повышении т очности приема избыточной информации и надежности устройства на основе перехода от параллельного способа формировани  сигнала градиента к последо .вательному благодар  исключению аналоговых элементов, уменьшению количества каналов обработки в некоторых блоках до одного. При этом конструкци  устройству упрощаетс , по вл етс  возможность путем перехода к дискретной обработке в большей степени использовать микропроцессоры . Вследствие увеличени  точности формировани , сигнала градиента повышаетс  реальна  помехоустойчивость приема ориентировочно на пор док (п веро тности ошибки). Формула изобретени  Устройство дл  приема избыточной информации, содержащее приемник, вы9 ХОД которого подключен через блок буферной пам ти и через последовательно- соединенные первый пороговый селектор , декодер и блок регистров пам ти к первому и второму входам блока управлени  выдачей информации, выход которого подключен к второму выходу блока регистров пам ти, а также блок вычитани , усилитель, второй пороговый селектор и последовательно соединенные двоичный регистр сдвига, сумматор и третий пороговый селектор, выход которого подключен к второму, входу декодера, отличающеес  тем, что, с целью повышени  точности приема избыточной информации, в него введены логический блок, два двоичных счетчика, анализатор , два ключа и элемент ИЛИ, к первому входу которого подключен выход приемника, к второму входу элемента ИЛИ и входу второго порогового селектора подключен выход блока буферной пам ти, а выход элемента ИЛИ подключен к первому входу блока вычитани , к второму входу которого объединенному с информационным входом первого ключа и первым входом декодера, подключен выход второго порогового селектора, при этом выход блока вычитани  подключен к первому входу усилител , к второму входу которого через последовательно соединенные логический блок и первый двоичный счетчик подключен первый выход анализатора, к первому входу которого , а также к информационному входу второго ключа и входу второго двоичного счетчика подключен выход усилител , а выход второго двоичного счетчика подключен к вторым входам логического блока и анализатора, второй выход которого подключен к управл ющим входам первого и второго ключей, выходы которых подключены соответственно к входу двоичного регистра сдвига и второму входу сум матора . Источники информации, прин тые во внимание при экспертизе 1 Авторское свидетельство СССР № , кл. G 08 С , 197У (прототип).

1 1

Ss

-. I «

01