Claims (1)
Изобретение относитс к измерительной технике и может быть использовано дл измерени разности фаз двух напр же ний. Известен фазовый дискриминатор, содержащий четыре элемента И, инвертор, сумматор и блокирующий j -триггер, J-вход которого соединен с выходом первого элемента И, а k -вход - с выходом второго элемента И, а его выходы соединены с первыми входами третьего, четвер того элементов И, соответственно, выходы которых подключены к входам сумма тора, выход которого вл етс выходом устройства, а первый вход второго элемен та И через инвертор подключен к источнику опорного сигнала 1 . Однако известный фазовый дискриминатор обладает невысокой точностью и недостаточно надежен. Это объ сн етс тем что длительность импульсов напр жени , поступающих на входы сумматора, в этом фазовом дискриминаторе равна сумме времени , соответствующего фазовому сдвигу между опорнь1м и сравниваемым сигналами , и времени задержки распространени сигнала, обусловленного инерционностью инверторов опорного и сравниваемого сигналов элементов И. Особенно большие ощибки измерени фазового сдвига,опорного и сравниваемого сигналов этим фазовым дискриминатором будут при одинаковом пор дке времени, соответствующем фазовому сдвигу, и времени задержки распространени сигнала. Цель изобретени - повышенна точности и надежности. Поставленна цель достигаетс тем, что в фазовый дискриминатор, содержащий четыре элемента И, ршвертор, сумматор и блокирующий J -триггер, j -вход которого соединен с выходом первого элемента И, а -вход - с выходом второго элемента И, а выходы соединены с первыми входами третьего и четвертого элементов Ц, соответственно, выходы которых подключены к входам сумматора, выход которого вл етс выходом устройства, а первый 397 вход второго элемента И через инвертор подключен к источнику опорного сигнала, вверен фазовый jk -триггер, J -вход которого соединен с источником входного сигнала, а 1 -вход - с источником опорного сигнала и первым входом первого элемента И, при этом пр мой выход фазо вого jk -триггера соединен с вторыми входами первого и третьего элементов И, а его инверсный выход - с вторыми входами второго и четвертого элементов И. На фиг. 1 изображена структурна электрическа схема фазового дискриминатора; на фиг. 2 - временные диаграммы , по сн ющие работу схемы. Фазовый дискриминатор содержит источники 1 и 2 опорного и входного сигналов , фазовый и блокирующий j-1 -триггеры 3 и 4, инвертор 5, четыре элемента 6 - 9 И и сумматор 10. Фазовый дискриминатор работает следующим образом. Предполо:ншм, что напр жение входного сигнала и вход отстает по фазе от напр жени опорного сигнала U опор (фиг. 2). Задними фронтами импульсов опорного сигнала осуществл етс перевод фазового триггера 3 в состо ние, в котором на его пр мом выходе будет напр жение, соответствующее логической 1, а наОинверс ном выходе - логическому О, а задними фронтами импульсов входного сигнала осуществл етс перевод его в противоположное состо ние. При этом на его пр мом выходе возникает последовательность Импульсов пр, длительность которых пропорциональна фазовому сдвигу напр жений входного и опорного сигналов, а на инверсном выходе - инвертированна последовательность этих же импульсов -ф.тр.инь- На выходе первого элемента 6 И установитс логический О, а на выходе второго элемента 7 И по витс последовательность импульсов Ui/i2- Задним фронтом первого из этих импульсово осуществитс перевод блокирующего j1 триггера 4 в состо ние логической 1 на его пр мом выходе Ug -j-p, пр логического О на инверсном выходе. На выходе четвертого элемента И 9 устанавливаетс логический О, а на выходе третьего элемента 8 И по вл етс последовательность импульсов и из- поступающа с пр мого выхода фазового j1 -триггера 3. Эта последовательность импульсов поступает на первый вхОд сумматора 10, напр жение на выходе которого пр мо пропорпионально длительности импульсов. 4 поступающих 1на его входы,(. а пол рность, зависит от того, на какой из входов по- ; даютс эти импульсы. Работа дискриминатора при опережении входным сигналом опорного происходит аналогичным образом. Врем задержки сигналов на элементах дискриминатора не вли ет на точность и надежность работы схемы, поскольку опорный и входной сигналы поступают непосредственно на 1 - и j -входы фазового триггера 3, а последовательность импульсов с выхода фазового j k -триггера 3 через третий или четвер тый -элементы 8 и 9 И, поступают на вход сумматора 10. Причем врем задержки сигнала логическим элементом 8 И или 9 И также не вли ет на длительность этих импульсов , а вли ет только на величину задержки поступлени импульсов на вход сумматора 10. Поэтому напр жение на выходе сумматора 10 пр мо пропоршгонально фазовому сдвигу между опорным и входным сигналами, а его пол рность зависит от знака разности этих сигналов. Таким образом,предлагаемый фазовыйдискриминатор имеет более высокую точность и надежность. Формула изобретени Фазовый дискриминатор, содержащий четыре элемента И, инвертор, сумматор и блокирующий j 1с -триггер, j -вход которого соединен с выходом первого элемента И, а 1 -вход - с выходом второго элемента И, а выходы соединены с первы- ми входамитретьего и четвертого элементов И соответственно, выходы которых подключены к входам сумматора, выход которого вл етс выходом устройства, а первый вход, второго элемента И через инвертор подключен к источнику опорного сигнала, отличающийс тем, что, с целью повышени точности и надежности , в него введен фазовый j1 триггер , j -вход которого соединен с источником входного сигнала, а k -вход - с источником опорного сигнала и первым входом первого элемента И, при этом пр мой выход фазового j1 -тржтера соединен с вторыми входами первого и третьего элементов И, а его инверсный выход - с вторыми входами второго и четвертого элементов И. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 720680, кл. Н 03 Э 3/04, 1980 (прототип).The invention relates to a measurement technique and can be used to measure the phase difference of two voltages. A phase discriminator is known, containing four elements AND, an inverter, an adder and a blocking j-trigger, the J input of which is connected to the output of the first element AND, and k the input to the output of the second element AND, and its outputs connected to the first inputs of the third, fourth In addition, the elements And, respectively, the outputs of which are connected to the inputs, the sum of the torus, the output of which is the output of the device, and the first input of the second element I through the inverter is connected to the reference source 1. However, the known phase discriminator has low accuracy and is not reliable enough. This is because the duration of the voltage pulses at the inputs of the adder in this phase discriminator is equal to the sum of the time corresponding to the phase shift between the reference and compared signals, and the propagation delay of the signal due to the inertia of the inverters of the reference and compared signals of the elements I. Especially large errors in measuring the phase shift, the reference and the compared signals by this phase discriminator will be the same order of time corresponding to the phase shift, signal propagation delay time. The purpose of the invention is increased accuracy and reliability. The goal is achieved by the fact that a phase discriminator containing four AND elements, an inverter, an adder and a blocking J-trigger, j-input of which is connected to the output of the first element AND, and -input - with the output of the second element inputs of the third and fourth elements C, respectively, whose outputs are connected to the inputs of the adder, the output of which is the output of the device, and the first 397 input of the second element I is connected via an inverter to the source of the reference signal, the phase jk-trigger is entrusted, the J-input connected to the input source, and 1 input to the reference source and the first input of the first element I, while the direct output of the phase jk trigger is connected to the second inputs of the first and third elements I, and its inverse output to the second inputs the second and fourth elements I. FIG. 1 shows a structural electrical circuit of a phase discriminator; in fig. 2 - timing diagrams explaining the operation of the scheme. The phase discriminator contains sources 1 and 2 of the reference and input signals, the phase and blocking j-1 triggers 3 and 4, the inverter 5, four elements 6-9 and AND and the adder 10. The phase discriminator works as follows. The assumption is: NCM, that the voltage of the input signal and the input lags in phase from the voltage of the reference signal U of the supports (Fig. 2). The back edges of the pulses of the reference signal transfer the phase trigger 3 to a state in which the voltage corresponding to logical 1 is at its forward output, and the reverse output is logical O, and the back edges of the input signal are reversed condition. In this case, a sequence of impulses pr is generated at its direct output, the duration of which is proportional to the phase shift of the input and reference signal voltages, and an inverted sequence of the same impulses —t.in.- at the inverse output — the logical O , and at the output of the second element 7, the sequence of pulses Ui / i2 is generated. The falling edge of the first of these pulses translates the blocking j1 trigger 4 into the logical 1 state at its forward output Ug -jp, on About at the inverse output. The output of the fourth element And 9 is set to a logical O, and the output of the third element 8 And the sequence of pulses and the outgoing direct output of the phase j1 trigger 3 appear. This sequence of pulses goes to the first input of the adder 10, the output voltage which is directly proportional to the pulse duration. 4 incoming 1 to its inputs, (. And polarity, depends on which of the inputs are given; these pulses are given. The discriminator works in advance in the same way as the input signal of the reference signal. The delay time of the signals on the discriminator elements does not affect the accuracy and reliability of the circuit, since the reference and input signals go directly to the 1- and j-inputs of the phase trigger 3, and the sequence of pulses from the output of the phase jk-trigger 3 through the third or fourth-elements 8 and 9 And, arrive at the input of the adder 10. And the delay time of the signal by the logic element 8 And or 9 And also does not affect the duration of these pulses, but only affects the delay of the arrival of pulses at the input of the adder 10. Therefore, the voltage at the output of the adder 10 is directly proportional to the phase shift between the reference and input signals , and its polarity depends on the sign of the difference of these signals. Thus, the proposed phase discriminator has higher accuracy and reliability. Claims of the invention. A phase discriminator comprising four AND elements, an inverter, an adder and a blocking j 1c trigger which j input is connected to the output of the first element AND, and 1 input to the output of the second element I, and the outputs connected to the first inputs of the third and the fourth And elements, respectively, whose outputs are connected to the inputs of the adder, the output of which is the output of the device, and the first input, of the second element And through the inverter is connected to a reference signal source, characterized in that, in order to improve accuracy and reliability , the phase j1 trigger is entered into it, the j-input of which is connected to the input source, and the k-input to the source of the reference signal and the first input of the first element I, while the direct output of the phase j1-trzhter is connected to the second inputs of the first and third elements And, and its inverse output - with the second inputs of the second and fourth elements I. Sources of information taken into account during the examination 1. USSR author's certificate 720680, cl. H 03 O 3/04, 1980 (prototype).
Фиг.22