SU438103A1

SU438103A1 - Time discriminator

Info

Publication number: SU438103A1
Application number: SU1925861A
Authority: SU
Inventors: Александр Иванович Нагайник; Владимир Павлович Гуменюк; Вадим Андреевич Легостаев
Original assignee: Предприятие П/Я А-7881
Priority date: 1973-05-25
Filing date: 1973-05-25
Publication date: 1974-07-30

Description

1one

Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам измерени фазовых сдвигов импульсных сигналов « автоподстройки частоты автогенераторов .The invention relates to automation and computer technology, in particular, to devices for measuring phase shifts of pulse signals by means of self-tuning of frequency of oscillators.

Известны временные дискриминаторы, содержащие R-5-триггеры с раздельными входами и логические схемы «И-НЕ, через которые выходы одного триггера соединены с входами другого триггера, причем, вторые входы логических схем «И-НЕ подключены к формирователю тактовых импульсов.Known temporary discriminators containing R-5 flip-flops with separate inputs and logical circuits "AND-NOT, through which the outputs of one trigger are connected to the inputs of another trigger, and the second inputs of logical circuits" AND-NOT connected to the driver clock pulses.

Недостаток известных дискриминаторов состоит в том, что они не определ ют величину опережени (или отставани ) одного сигнала относительно другого и имеют значительное количество элементов, что ухудшает надежность технологичность, увеличивает габариты и стоимость устройства.A disadvantage of the known discriminators is that they do not determine the amount of advance (or lag) of one signal relative to another and have a significant number of elements, which deteriorates the reliability of manufacturability, increases the size and cost of the device.

Цель изобретени - упрощение схемы и расщирение ее функпиональных возможностей .The purpose of the invention is to simplify the scheme and expand its functional capabilities.

Эта цель достигаетс тем, что первый R- .S-триггер выходами соединен соответственно с первыми входами выходных логических схем «И-НЕ, вход У упом нутого триггера соединен с вторыми входами, а вход 5 - с третьими входами выходных логических схем «И-НЕ, выходы которых подключены соответственно к входам R н S второго R-5-триггера.This goal is achieved by the fact that the first R-.S-flip-flop outputs are connected respectively to the first inputs of the output logic circuits "AND-NOT, the input At said trigger, is connected to the second inputs, and input 5 to the third inputs of the output logic circuits" And- NOT, the outputs of which are connected respectively to the inputs R n S of the second R-5 flip-flop.

22

На фиг. 1 показана функциональна схемаFIG. 1 shows a functional diagram

предлагаемого устройства; на фиг. 2 - временные диаграммы, по сн ющие принцип работы устройства.the proposed device; in fig. 2 - timing diagrams explaining the principle of operation of the device.

Предлагаемый временной дискриминатор содержит первый R-5-тр«ггер, построенный на двух логических схемах «И-НЕ 1 и 2, выходные логические схемы «И-НЕ 3 и 4 и второй R-5-триггер, построенный на двухThe proposed temporal discriminator contains the first R-5-tr “generator, built on two logical circuits“ AND-1 and 2, output logic circuits “AND-NOT 3 and 4 and the second R-5 trigger, built on two

логических схемах «И-НЕ 5 и 6.logical circuits "AND-NOT 5 and 6.

Схема работает следующим образом. В исходном состо нии входы R и S имеют нулевой потенциал, выходы логических схем «И-НЕ 1, 2, 3 и 4 имеют полол ительныйThe scheme works as follows. In the initial state, the inputs R and S have a zero potential, the outputs of the logical circuits "AND-NO 1, 2, 3 and 4 have a polar

потенциал. Второй R-5-триггер на логических схемах «И-НЕ 5 и 6 находитьс в любом устойчивом состо нии, которое задаетс импульсом .сброса (в данном случае |Выход Q имеет положительный потенциал, аpotential. The second R-5 flip-flop on AND-NOT 5 and 6 logic circuits is in any stable state, which is given by a reset pulse (in this case, | Output Q has a positive potential, and

выход Q -нулевой).output Q is zero).

Пусть сигнал на входе R опережает сигнал на входе 5. По переднему фронту импульса на выходе схемы «И-НЕ 1 устанавливаетс нулевой потенциал, который подтверждаетLet the signal at the input R advance the signal at the input 5. On the leading edge of the pulse at the output of the "AND-NO 1", a zero potential is established, which confirms

положительный потенциал на выходе схемы «И-НЕ 3. Выход схемы «И-НЕ 2 продолжает удерживать потенциал на положительном уровне. С приходом импульса на вход 5 положительный потепциал на выходе схемы «-И- НЕ 2 сохран етс , а все входы выходной схеpositive potential at the output of the circuit "AND-NOT 3. The output of the circuit" AND-NOT 2 continues to hold the potential at a positive level. With the arrival of a pulse at the input 5, the positive terminal at the output of the "-AND- NOT 2" circuit is retained, and all the inputs of the output circuit