SU957210A1 - Устройство микропрограммного управлени - Google Patents

Description

Изобретение относится к вычислительной технике и может найти применение при построении вычислительных устройств с последовательным способом представления 'информации,’ в частности микрокалькуляторов. ⁵

Известно устройство микропрограммного управления, выполненное на программируемой логической матрице (ПЛМ), содержащее ПЛМ микропрограмм, первые входы которой соединены с выходом ПЛМ микропрограмм, а вторые - с шинами входных логических условий Cl }.

Недостатком такого устройства микропрограммного управления являются большие размеры матрицы при большом количестве различных входных логических условий. Это приводит к усложнению устройства, особенно при его интегральном исполнении. го

Известно устройство микропрограммного управления, содержащее ПЛМ микропрограмм, ПЛМ условий, регистр условий и блок синхронизации. Выход

ПЛМ микропрограмм соединен с первым входом ПЛМ условий и входом ПЛМ микропрограмм, внешний информационный вход устройства соединен с информационным входом регистра условий, выход блока синхронизации соединен с входом регистра условий, выходы которого соединены с входами ПЛМ условий [2].

Недостатком этого устройства является его сложность, так как содержащийся в нем регистр условий - многоразрядный, поскольку на нем должны быть запомнены все логические условия, которые могут воздействовать на входы ПЛМ микропрограмм.

Кроме того, блок синхронизации должен содержать довольно сложную схему, вырабатывающую последовательность синхроимпульсов для занесения всех условий на регистр условий. А связь блока синхронизации через регистр условий с ПЛМ условий усложняет устройтсво, приводит к увеличе

957210 4 нию площади ПЛИ условий при ее интег ральном испольнении, поскольку количество различных условий, в реальных устройствах велико.

Цель изобретения - упрощение устройства .

зации. На выходах дешифратора 2 условий формируется определенная совокупность. синхроимпульсов для каждого адреса, поступающего на первый вход дешифратора 2 условий. Эта совокупность синхроимпульсов соответствует

Поставленная цель достигается тем, что в устройство микропрограммного управления, содержащее дешифратор микропрограмм, первый выход которого , является информационным выходом устройства, второй выход соединен с первым адресным входом дешифратора микропрограмм и с первым информационным входом дешифратора условий, первый , выход блока синхронизации подключен к входу синхронизации дешифратора микропрограмм, регистр условий, информационный вход которого подключен к входу логических условий . устройства введены элемент ИЛИ, вход которого соединен с информационным выходом дешифратора условий) а выход - с входом сдвига регистра условий, информационный выход которого подключен к второму адресному входу дешифратора микропрограмм, второй выход блока синхронизации подключен к второму информационному входу дешифратора условий , ' .

На фиг. 1 изображена функционалы-‘ чая схема устройства; на фиг. 2 схема выполнения дешифратора микропрограмм; на фиг. 3 схема выполнения дешифратора условий.

Устройство содержит дешифратор 1 ^: микропрограмм, дешифратор 2 условий, регистр 3 условий, блок 4 синхронизации, элемент ИЛИ 5, вход 6 логических условий устройства, информационный выход 7 устройства.

Дешифратор микропрограмм (фиг. 2) представляет собой программируемую логическую матрицу и содержит регистр 8, блок элементов И 9, блок элементов ИЛИ 10, группу инверторов 11.

Дешифратор условий (фиг.. 3) представляет собой программируемую логическую матрицу и содержит блок элементов И 12 и группу инверторов 13.

Устройство работает следующим обра зом .

С первого выхода дешифратора 1 микропрограмм на первый вход дешифратора 2 условий поступает код адреса следующего состояния дешифратора 1 микропрограмм. На вторые входы.дешифратора 2 условий поступают синхронизирующие. сигналы из блока 4 синхрони моментам появления логических условий на входе 6 в данном адресе дешифратора 1 микропрограмм. Выходы дешифратора 2 условий соединены с входами элемента ИЛИ 5, на выходе которого появится последовательность упомянутых выше импульсов, которая поступит затем на сдвиговый вход регистра 3 условий, на вход 6 последовательно во времени и синхронно с импульсами на сдвиговом входе регистра 3 условий поступают логические условия из внешнего регистра данных. Таким образом, в регистр 3 условий будет записана совокупность условий, необходимых для данного адреса дешифратора! микропрограмм. После этого из блока 4 синхронизации на вход дешифратора 1 микропрограмм поступает синхроимпульс, обеспечивающий считывание из дешифратора 1 микропрограмм нового выходного сигнала', поступающего на выход 7, и следующего адреса, поступающего на вход дешифратора 2 условий.

Устройство применимо для случая последовательного способа представления информации в регистре данных, когда логические условия формируются последовательно на входе 6. Предлагаемое устройство выгодно отличается от известного, так как требует значительно меньших аппаратурных затрат, поскольку разрядность регистра 3 условий выбирается, исходя из количества условий, проверяемых в каждом конкретном адресе дешифратора 1 микропрограмм, что значительно меньше общего количества условий. Кроме того упрощается и блок 4 синхронизации, из которого исключается схема, специально формирующая синроимпульсы для записи всех логических условий в регистратор 4 условий, поскольку формирование синхроимпульсов из синхронизирующих сигналов выполняется непосредственно в самом дешифраторе 2 условий одновременно с расшифровкой соответствующего кода адреса, поступающего на первый вход дешифратора 2 условий.

Claims (2)

1.Микроэлектроника. М., Электронна  техника. Э7,свр. 3, вып. 5 с. 22-26.

2.Микросхема К U5 ИКб, HyS.tSy.Oie 33 схема принципиальна  (прототип).

J

Ж

/

/

. /