SU955057A1 - Микропрограммное устройство управлени - Google Patents

Description

Sl МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

1

Изобретение относитс  к вычислительной технике и может быть исполь .зовано в качестве управл ющего устройства электронных вычислительных машин и систем.

Известно микропрограммное устройство управлени ,- содержащее блок пам ти микрокоманд, регистр микро- . команд, регистр адреса микрокоманд 1.

Однако указанное устройство обладает низкими функциональными возмойсност ми , обусловленными ограничением быстродействи  при выполнении микропрограмм с ожидаемыми логическими услови ми и избыточностью структуры.

Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту  вл етс  микропрограммное устройство управлени , которое 20 содержит блок пам ти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд, формирователь адреса и схему конца ожидани  {2 .

Недостатком известного устройства  вл етс  низкое быстродействиеЦель изобретени  - повышениебыстродействи .

Claims (2)

1. Поставленна  цель достигаетс  тем, что в микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, регистр микрокоманд , регистр адреса микрокоманд, формирователь адреса и узел конца ожидани , причем вход логических условий устройства соединен с первым входом Формировател  адреса, выкод которого соединен со входом регистра адреса микрокоманд, выход которого соединен с адресным входом блока пам ти микрокоманд, выход которогр соединен со входом регистра микрокоманд , введены четыре блока элементов И буферный регистр, четыре элемента И и два триггера, причем выход первого блока элементов И  вл етс  информационным выходом устройства, первые входы блоков элементов И соединены с соответствующими выходами регистра микрокоманд, вторые входы первого, второго и третьего блоков элементов И соединены с нулевым выходом первого триггера и с первыми входами первого, второго и третьего элементов И, выходы второго и третьего блоков элементов И соединены соответственно со вторым и третьим входами Формировател  адреса, выход второго блока элементов И соединен со вторым входом четвертого блока элементов И, выход которого соедине с первым входом буферного регистра, группа выходов которого соединена с первой группой входов узла конца ожидани , второй вход буферного регистра соединен с выходом третьего элемента И, второй вход которого со динен с выходом узла конца ожидани  и нулевым входом первого триггера, единичный вход которого соединен с выходом четвертого элемента И, первый вход которого соединен с синхро низирующим входом устройства и вторым входом второго элемента И, второй .вход четвертого элемента И соед нен с выходом второго триггера, нул вой вход которого соединен с единич ным выходом первого триггера, едини ныи вход второго триггера соединен выходом первого элемента И, второй вход которого соединен со вторым вх дом четвертого блока элементов И, тактовый вход блока пам ти ;микрокоманд соединен с выходом второго эле мента И, втора  группа входов узла конца ожидани  соединена с разрезаю щими входами устройства. На фиг. 1 представлена функциона на  схема микропрограммного устройства управлени ; на фиг. 2 - фун циональна  схема узла конца ожидани ; на фиг. 3 - структурна  схема формировател  адреса. Микропрограммное устройство управлени  (фиг. 1) содержит формирователь 1 адреса, регистр 2 адреса микрокоманд, блок 3 пам ти микрокоманд , регистр А микрокоманд с пол 5 микрооперации, полем 6 ожидаемых логических условий, полем 7 модификации и полем 8 метки, блоки элемен тов И 9-12, буферный регистр 13, узел 1 t конца ожидани , элемент И 1 . триггер 16, элемент И триггер 18, элемент И 19, элемент И 20, вход 21 условий устройства, информационный выход 22 устройства, кодовый |вход 23 устройства и синхронизирующий вход 2k устройства. Узел конца ожидани  (фиг. 2) держит группу элементов И 25 мент ИЛИ 26. Формирователь адреса (фиг. 3)содержит группу элементов ИЛИ 27, группу сумматоров 28 по модулю два. Формирователь 1 адреса (кодопреобразователь ) предназначен дл  формировани  адреса очередной микрокоманды в соответствии с содержимым пол  6 ожидаемых логических условий и пол  7 модификации регистра микрокоманд k и кодом операций, подаваемым со входа устройства 21. Регистр 2 адреса микрокоманд предназначен дл  хранени  адреса микрокоманды , сформированного формироватег лем 1. Блок 3 пам ти микрокоманд предназ начен дл  хранени  и выдачи микрокоманд в регистр 4 в соответствии с адресом микрокоманды, записанным в регистре 2. Регистр 4 предназначен дл  хранени  микрокоманды, считанной из блока 3 при этом в поле 5-микроопераций хранитс  код микроопераций, в поле ожидаемых логических условий код ожидаемых логических условии, необходимый дл  перехода х выполнению следующей микрокоманды, в поле 7 модификации - код модификации, позвол ющий совместно с кодом ожидае мых логических условий образовать адрес следующей микрокоманды. Если в микрокоманде нет ожидаемых логических условий, то адрес следующей микрокоманды определ етс  непосредственно содержимым полей 6 и 7 регистра микрокоманд. Поле 8 метки регистра микрокоманд k позвол ет фиксировать наличие ожидаемых логических условий в данной микрокоманде (например, путем записи в этом поле 1) или их отсутствие (например , путем записи в нем О). Блок элементов И 9 предназначен дл  выдачи кода микроопераций на выход 22 устройства только в том случае, если триггер 18 находитс  в нулевом состо нии. Блок элементов И 10,предназначен дл  выдачи кода ожидаемых логических условий в формирователь 1 адреса только в том случае, если триггер 18 находитс  в нулевом состо нии. Блок элементов И 11 предназначен дл  выдачи кода модификации в фор-: мирователь 1 адреса только в том слу чае, если триггер 18 находитс  в нулевом состо нии. Блок элементов И 12 предназначен дл  выдачи кода ожидаемых логических условий на вход буферногр регист ра 13 только в том случае, если в поле 8 метки записи информаци  о наличии ожидаемых логических условий в данной микрокоманде. Буферный регистр 13 предназначен дл  хранени  кода ожидаемых логических условий.. Узел k конца ожидани  предназначен дл  выдачи сигнала только в том случае, если на вторые входы 23 пос тупает информаци  о выполнении ожи даемого логического услови , код ко рого записан в буферном регистре 13 Вход 21 устройства предназначен дл  подачи в устройство кода операции . Выход 22 устройства предназначен дл  выдачи кодов микроопераций на управл емые объекты. Вход 23 устройства предназначен дл  подачи в устройство информации о выполнении ожидаемого логического услови . Синхронизирующий вход 2+ устройства предназначен дл  подачи в устройство тактовых импульсов. Группа элементов И 25 узла конца ожидани  (фиг. 2) предназначена дл  выдачи сигналов на входы элемента ИЛИ 26 только в том случае если на первые входы узла конца ожи ни  подаетс  код данного ожидаемого логического услови  из буферного ре гистру 13, а на вход устройства 23 поступает информаци  о выполнении этого же ожидаемого логического услови . Элемент ИЛИ 26 узла k конца ожи дани  предназначен дл  выдачи сигна ла на выход узла Т конца ожидани  только в тех случа х, когда группа элементов И 25 формирует хот  бы один сигнал на его выходах. Микропрограммное устройство упра лени  работает следующим образом. В исходном состо нии все элементы пам ти наход тс  в нулевом состо нии . Работа микропрограммного ус ройства управлени  начинаетс  по приходу кода операции на его вход 21. В соответствии с этим кодом формировгИель V адреса выдает адрес первой микрокоманды на вход регистра адреса 2 микрокоманд. С регистра адреса 2 микрокоманд адрес выдаетс  на первые входы блока 3 пам ти. При поступлении на второй вход блока 3 тактового импульса из этого блока . считываетс  перва  микрокоманда, котора  поступает на вход регистра и запоминаетс  в нем. Указанный тактовый импульс поступает с синхронизирующего входа устройства через элемент И 20, управл емый потенциальным сигналом с выхода триггера 18. Если в считываемой микрокоманде нет ожидаемых логических условий, то содержимое пол  5 микроопераций регистра k микрокоманд поступает на первый вход блока элементов И 9. При этом на второй вход блока элементов И 9 поступает сигнал с нулевого выхода второго триггера 18, поскольку в исходном состо нии триггер 18 находитс  в нулевом состо нии. Указанный потенциальный сигнал разрешает прохождение информации , записанной в поле 5 микроопераций регистра микрокоманд через блок элементов И 9. Таким образом , код микрооперации поступает на выходы 22 микропрограммного устройства управлени  на исполнение. Из пол  6 ожидаемых логических условий в регистре f микрокоманд соответствующа  информаци  поступает на первый вход блока элементов И ПО. В то же врем  на второй вход блока элементов И 10 поступает потенциальный сигнал с нулевого выхода триггера 18, а поскольку последний находитс  в исходном состо нии, то этот сигнал разрешает прохождение информации, записанной в поле 6 ожидаемых логических условий регистра , через блок . элементов И 10. Указанна  информаци  поступает при этом на вход формировател  1 адреса и на второй вход блока элементов И 12. Из пол  7 модификации регистра k соответствующа  информаци  поступает на первый вход блока элементов И 11. Одновременно на второй вход этого блока элементов И поступает потенциальный сигнал с нулевого выхода триггера 18. Этот сигнал разрешает прохождение информации из пол  7 модификации регистра через блок элементов И 11 на вход формировател  1 адреса.. Ввиду того, что рассматриваетс  режим работы микропрограммного устройства управлени , когда считывавмые микрокоманды не содержат ожидае мых логический условий, то в поле 8 метки регистра k отсутствует признак наличи  в данной микрокоманде ожидаемых логический условий (едини ца). Вследствие этого через блок элементов И 12 на буферный регистр 13 информаци  с пол  6 ожидаемых логических условий регистра не проходит. Кроме того, и на второй вход элемента И 15 с пол  8 метки регистра информационный сигнал, (единица) также не подаетс . формирователь 1 адреса на основе информации, поступающей на его входы, вырабатывает адрес следующей микрокоманды. Процесс обработки в устройстве сформированного адреса идентичен рассмотренному до тех пор пока не будет считана микрокоманда, содержаща  ожидаемые логические услови . В этом случае в поле 8 метки .регистра Ц содержитс  признак наличи  ожидаемых логических условий (единица). При этом нар ду с описанным процессом обработки информа ции в микропрограммном устройстве управлени  дополнительно реализуетс  следующее. Единица, содержаща с  в поле 8 метки регистра микрокоманд k, посту пает на первый вход блока элементов И 12, тем самым разреша  прохождени кода ожидаемых логических условий с выхода блока элементов И 10 на первы вход буферного регистра 13- С буфе ного регистра 13 информаци  ожидаемых логических услови х выдаетс  на вход узла 1 конца ожидаемых. При эт.ом на выходе узла 14 конца ожидаемых не будет формироватьс  сигнал до тех пор, пока на его второй вход не поступит информаци  о выполнении )данного ожидаемого логического услови  со входа 23Кроме того, наличие в поле 8 метки регистра k единицы обуславливает по вление на выходе элемента И 15 управл ющего си-нала, так как триг тер 18 находитс  в нулевом состо нии Указанный управл ющий сигнал устанавливает триггер 16 в единичное состо ние. При этом на выходе триггера 16 формируетс  разрешающий сигнал , поступающий на первый вход элемента И 17. Наличие этого сигнала разрешает прохождение через элемент И 17 тактовых импульсов, поступающих с синхронизирующего входа 2 микропрограммного устройства управлени . По приходу тактового импульса второй элемент И 17 выдает сигнал на единичный вход триггера 18 и устанавливает pro в единичное состо ние. Пока тактовый импульс пройдет элемент И 17 1 установит триггер 18 в единичное состо ние, он поступит на тактовый вход блока 3 через элемент И 20. Тем самым из блока 3 инициируетс  считывание очередной микрокоманды. После перехода триггера 18 в единичное состо ние на его нулевом выходе прекращает формироватьс  разрешающий сигнал, подававшийс  ранее на вторые входы блоков элементов И соответственно и на первые входы элементов И 15-20. Одновременно на единичном выходе триггера 18 . вырабатываетс  сигнал, устанавливающий триггер 16 в нулевое состо ние . Таким образом,информаци  о следующей микрокоманде, содержаща с  на регистре микрокоманд, через блоки элементов И не проходит. Кроме того, отсутствие потенциального сигнала на втором выходе триггера 18 запрещает прохождение тактовых импульсов через элемент И 20 на тактовый вход блока 3. Тем самым запрещаетс  считывание следующей микрокоманды. С приходом на второй вход узла 1 конца ожидани  информации о выполнении данного ожидаемого логического услови  на его выходе формируетс  сигнал. Этот сигнал устанавливает триггер 18 в нулевое состо ние, а с по влением потенциального сигнала на нулевом выходе триггера 18 через элемент И 19 обнул ет буферный регистр 13. Таким образом, следующа  микрокоманда, хран ща с  в регистре k микрокоманд, начинает обрабатыватьс  согласно алгоритму, изложенному Таким образом, быстродействие, а следовательно, экономичность предлагдемого устройства повышаетс .за счет совмещени  операции обработки поступающих логических условий и считывани  очередной микрокоманды из бло ка пам ти. 9. Формула изобретени  Микропрограммное устройство управлени , содержащее блок пам ти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд, формиро ватель адреса и узел конца ожидани  причем вход логических условий устройства соединен с первым входом формировател  адреса, выход которого соединен со входом регистра адре микрокоманд, выход которого соедине с адресным входом блока .пам ти микр команд, . выход которого соединен со входом регистра микрокоманд, отличающеес  тем, что, с це лью -овышени  быстродействи , оно содержит четыре блока элементов И, буферный регистр, четыре элемента И и два триггера, причем вход первого блока элементов И  вл етс  информационным выходом устройства, первые входы блоков элементов И соединены с соответствующими входами регистра микрокоманд, вторые входы первого, второго и третьего элементов И соединены с нулевым выходом первого триггера и первыми входами первого, второго и третьего элементов И, выходы второго и третьего блоков элементов И соединены соответственно с вторым и третьим входами формироват л  адреса, выход второго блока элементов И соединен со вторым входом четвертого блока элементов И, выаУг/г . / 5710 ход которого соединен с первым входам буферного регистра, группа выходов которого соединена с первой группой входов узла конца ожидани , второй вход буферного регистра соединен с выходом третьего элемента И, второй вход которого соединен с выходом узла конца ожидани  и нулевым входом первого триггера, единичный вход которого соединен с четвертого элемента И, первый вход которого соединен с синхронизирующим входом устройства и вторым входом второго элемента И, второй вход четвертого элемента И соединен с выходом вторрго триггера, нулевой вход которого соединение единичным выходом первого триггера, единичный вход второго триггера хоединек с выходом первого элемента И, второй вход которого соединен со вторым входом четвертого блока элементов И, тактовый вход блока пам ти микрокоманд соединен с выходом второго элемента И, втора  группа входов узла конца ожидани  соединена с разрешающими входами устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторскоесвидетельство СССР WU331387, кл. G06 F 9/22, 1S72.
2. 2.Авторскоесвидетельство СССР № 67350, кл. G06 F 9/22, 1975 (прототип).