SU953751A1 - Резервированное устройство - Google Patents
Резервированное устройство Download PDFInfo
- Publication number
- SU953751A1 SU953751A1 SU792749251A SU2749251A SU953751A1 SU 953751 A1 SU953751 A1 SU 953751A1 SU 792749251 A SU792749251 A SU 792749251A SU 2749251 A SU2749251 A SU 2749251A SU 953751 A1 SU953751 A1 SU 953751A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- channel
- output
- additional
- inputs
- majority
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
Description
.
Изобретение огноситс к вычислигепь ной технике и цифровой автоматике и может быть использовано в электронных системах повьпиенной надежности.
Известно резервированное устройство содержащее три идентичных канала, выходы которых соединены с входами мажоритарных элементов Щ.
Недостатком этого резервированного устройства вл етс отосительно низка достоверность функционировани . Действительно , при гфоверке резерва такого устройства необходимо отключение шин питани и формирование вспомогательных сигналов, что снижает надежность 4ункци .онировани .
Известно также резервированное уст. ройство, содержащее резервные каналы, каждый из которых содержит контролируемый узел, шину управлени и мажорита{ ный элемент, выход которого соединен с вьосодом данного резервного канала, а первый, второй и третий входы мажоритарного элемента данного канала соедине- . ны соответственно с первым, вторым и третьим входами мажоритарных элементов остальных каналов 2 .
Недостатком известного резервированного устройства вл етсу относительно низка достоверность функционировани . Действительно, в режиме контрол резерва в этом устройстве из-за наличи разброса задержек в каналах возможно фор10 мирование ложных импульсных сигналов на выходах мажоритарных элементов.
Целью изобретени юл етс повьпиение достоверности функционировани .
Поставленна цель достигаетс тем,
15 что в резервированное устройство содержащее резервные каналы, каждый из К .торых содержит кс гтролнруемый узел, шину управлени и мажоритарный элемент,
20 выход которого соединен с выходом данного резервного канала, а 1,-орвый, второй и третий входы мажоригприого элсмонто данного канала cooruinoTibi соотвстствошю 3, 9S с первым, вторым и грегьим входами мажоритарныз: элементов остальных каналов , в каждый канал введен инвертор и цополнительный мажоритарный элемент, а также дополнительна шина управлени , котора соединена с входом инвертора, выход которого соединен с первым входом дополнительного мажоритарного элемента, второй и третий входы которого соединены соответственно с шшой управтюни и выхооом контролируемого узла, а выход дополнительного мажоритарного элeмeн a -1 -го канала соединен с л входом мажоритарного элемента того же канала. На чертеже показана структурна схем резервированного устройства. Реэервированное устройство содержит резервные каналы 1-3, каждый из кото-рых содержит контролируемый узел 4, шину управлени 5 и мансоритарный 6, а также инвертор 7, дополнительный мажоритарный элемент 8 и дополнительную шину управлени 9. Вьтход мажоритарного элемента 6 соединен с выходом данного резервного канала, а первый, второй и третий входы мажоритарного элемента 6 данного канала соединены соответственно с первым,-вторым и третьим входами ма жоритарных элементов 6 остальных каналов . Дополнительна шина управлени 9 соединена с входом инвертора 7, Выхоп, которого соединен с первым входом дополнительного мажоритарного элемента второй и третий; входы которого соединеНЫ соответственно с шиной управлени 5 и выходом кштролируемого узла 4, а дополнительного мажоритарного элемента , 8 -ого канала соединен с i входом мажоритарного элемента б того же канала. Резервированное устройство работает следующим образом. В режиме обработки втждных сиглалов на шины управлени 5 ди дополнительные ишны управлени подаютс единичные лот ческие сигналы, например, с помощью подключени этих шин к шине питани 1О ч рех ревисторы 11, В режиме проверки резерва на шины управттени 5 и дополнительные шины управлени 9 подаютс логические сигналы в соответствии с таблицей, причем после установки каждого кода управлени осуществл етс запуск теста устройства, что обеспечивает проверку соответствующей 1 ,4 его.части. Например, пр первом tiporoHe теста устройства (на шинах управлени код, соответствук ций верхней строке таблиды ) на Bbixope мажоритарного элемен та 8 канала 1 формкруегс сигнал, соот-ветствующий инвертированному значению Выхода резервного канала I, а на выходах остальных мажоритарйых элементов 8логические уровни единицы и ноль, соответственно . При этом на выходах мажоритарных элементов 6 информаци соответствует значени5Я. выхода канала 1. что и обеспечивает nposepiy его работоспособности , а также частичную проверку мажоритарных элементов 6 и 8 и инверторов 7.. Последоветельное проведение всех проверок обеспечивает перебор тестовых комбинаций , позвол ющий полностью проверить работоспособность резервных каналов 1-3, мажоритарнь1Х элементш 6 и 8, а также ингэрторов 7. Формула ивобретенч Резервиро11анное устройст1 о, содержащее резервные Каналы, каждый из которых содержит контролируемый узел, шину упоавгегни и мажоритарный элемент, вы котсрого соединен с выходом цанного резервного канала, а первый, второй и третий входы мажоритарного элемента данного канала соединены соответственно с первым, вторым и третьим входами мижоритарных элементов остальных каналов, отличающеес тем, что, с целью повышени достоверности функционировани , в каждый канал введен инвертор и дополнительный мажоритарный элемент, а также дополнительна шина управлени . Котора соединена с входом инвертора, выход которого соединен С первым входом дополнительного мажоритарного элемента, второй и третий входы которого соещше- ны соответственно с шиной управлени и выходом кштролируемого узла, а выход дополнительного маткоритйрного элемента 1 -го канала соединен с IsxonoM мажоритарного элемента того же канала. Источники информации, прин тые во внимание пр экспертизе 1.Авторское свидетельство СССР N 413485, кл. Н 05 К 10/00, 1971. 2..Авторское, свидетельство СССР N«788463,кл. И 05 К 1О/ОО, 1979 ( прототип).
// //
д
л--I
Claims (1)
- Формула изобр’етенчяРезервированное устройство, содержащее резервные· Каналы, каждый из которых содержит контролируемый узел, шину упоавлгния и мажоритарный элемент, выход которого соединен с выходом данного резервного канала, а первый, второй и третий входы мажоритарного элемента данного канала соединены соответственно с первым, вторым и третьим входами мнжоритарных элементов остальных каналов, отличающееся тем, что, с целью повышения достоверности функционирования, в каждый канал введен инвертор и дополнительный мажоритарный элемент, а также дополнительная шина управления, которая соединена с входом инвертора, выход которого соединен с- первым входом дополнительного мажоритарного элемента, второй и третий входы которого соединены соответственно с шиной управления и выходом контролируемого узла, а выход дополнительного мажоритарного элемента 1 -го канала соединен с ('аходом мажоритарного элемента того же канала.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792749251A SU953751A1 (ru) | 1979-04-04 | 1979-04-04 | Резервированное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792749251A SU953751A1 (ru) | 1979-04-04 | 1979-04-04 | Резервированное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU953751A1 true SU953751A1 (ru) | 1982-08-23 |
Family
ID=20820606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792749251A SU953751A1 (ru) | 1979-04-04 | 1979-04-04 | Резервированное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU953751A1 (ru) |
-
1979
- 1979-04-04 SU SU792749251A patent/SU953751A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0322618A2 (en) | Clock selection circuit | |
US4797576A (en) | Flip-flop circuit with short propagation delay | |
US6107841A (en) | Synchronous clock switching circuit for multiple asynchronous clock source | |
US4554465A (en) | 4-Phase clock generator | |
US4701877A (en) | Highspeed parallel adder with clocked switching circuits | |
US5148112A (en) | Efficient arbiter | |
US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
SU953751A1 (ru) | Резервированное устройство | |
US4565934A (en) | Dynamic clocking system using six clocks to achieve six delays | |
US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
US3986128A (en) | Phase selective device | |
SU945960A1 (ru) | Г-триггер | |
KR930005775Y1 (ko) | 광 디스크 구동장치의 동기 신호 검출회로 | |
US4839912A (en) | Switching circuit arrangement for monitoring a binary signal | |
SU830577A1 (ru) | Реверсивный регистр сдвига | |
SU1624532A1 (ru) | Д-триггер | |
JPH05327422A (ja) | Dフリップフロップ回路 | |
JPS60260257A (ja) | 基準信号伝送回路 | |
SU946019A1 (ru) | Резервированный трехканальный генератор импульсов | |
KR0177728B1 (ko) | 클럭 이상 유무 판별 회로 | |
SU1725371A1 (ru) | Устройство дл устранени вли ни дребезга сигнала | |
SU1279058A2 (ru) | Умножитель частоты следовани импульсов | |
SU911726A1 (ru) | Двухпозиционный переключатель шин | |
JP2555628B2 (ja) | データ転送回路 |