Claims (2)
20 ИЛИ первой группы, выходы которых соединены с первой группой управл ющих выходов устройства, выходы первого буферного регистра соедийены с первыми входами элементов И третьей группы, выходы которых соединены с первыми входами элементов И второй группы, выходы которых сое динены с первой группой информацион ных выходов устройства, второй информационный вход которого соединен с группами входов второго буферного регистра и регистра состо ний и с первой группой входов второй схемы сравнени , втора группа входов которой соединена с выходами второго регистра, выход второй схемы сравнени соединен с первым входом первого триггера, выход которого соеди нен с первыми входами элементов И четвертой группы, вторые входы которых и первоготриггера соединены с первым управл ющим входом устройства , второй управл ющий вход которого соединен с вторым и третьим входами распределител , один из выходов которого соединен с одним из своих входов, выходы элементов И четвертой группы соединены с первыми входами элементов И п той, шес той и седьмой групп, вторыми входами элементов И третьей группы, второго буферного регистра и регистра состо ний и одним из управл ющих вы ходов второй группы устройства, дру гие управл ющие выходы которой соединены с выходами элементов И п той группы, вторые входы которых и элементов И второй группы соединены с соответствующими выходами регистра состо ний, выходы второго буферного регистра соединены с вторыми входами элементов И второй и шестой груп выходы элементов И шестой группы соединены с вторыми входами элементов ИЛИ второй группы, выходы элементов И второй и седьмой групп через элементы ИЛИ третьей группы соединены с второй группой информационных выходов устройства, генератор , введены счетчик, два триггера, группа элементов И, элемент И, два элемента ИЛИ, причем выход генератора соединен с первым входом счетчика , выход которого соединен с пер вым входом первого элемента ИЛИ, выход которого соединен с первым вх дом второго триггера, выход которог соединен с первым входом элемента И выход которого соединен с информационным выходом второй группы устро ства, второй вход элемента И соединен с одним из выходов распределител первые входы элементов И восьмой группы и третьего триггера соединены с выходами второго буферного регистра первый выход третьего триггера соединен с третьими входами элементов И шестой группы и со вторыми входами элементов И восьмой группы, выходы которых соединены с вторыми входами элементов ИЛИ первой группы, выходы элементов И четвертой группы соединены с третьими входами элементов И восьмой группы и вторым входом третьего триггера, второй выход которого соединен с третьими входами элементов И первой, третьей п той и седьмой групп, второй управл ющий вход устройства соединен с четвертым входом одного из элементов И первой группы, выходы элементов И первой группы через второй элемент ИЛИ соединены с вторыми входами счетчика и второго триггера, второй вход первого элементу ИЛИ соединен с выходом одного из элементов И четвертой группы. На чертеже приведена блок-схема устройства-. Устройство, содержит распределитель 1, счетчик 2, регистры 3 и 4,буферные регистры 5 и 6,регистр 7 состо ни , регистр 8 управлени , схемы Э и 10 сравнени , генератор 11, триггеры 12-1, группы элементов ИЛИ 15-17, группы элементов И 18-25 элементы ИЛИ 26 и 27, элемент И 28. ЭВМ-диспетчер управл ющим сигналом , поступающим на первый управл ющий вход, обнул ет распределитель 1. Затем выдаетс математический адрес устройства со стороны интерфейса ЭВМ-диспетчера, который поступеет по первому информационному входу устройства на схему сравнени 9, где сравниваетс с физическим адресом, записанным в регистре 3, и результат сравнени с выхода схемы сравнени транслируетс на информационный вход первого разр да распределител 1. Одновременно на тактовый вход распределител 1 поступают синхросигналы, которые переписывают сигнал от схемы 9 (в случае сравнени адресов) на первый выход распределител 1, а затем последовательно передают его из разр да в разр д, формиру на выходах распределител 1 управл ющие сигналы . Одним из этих сигналов ЭВМ-диспетчер считывает через элемент И 28 группу элементов И 19, группу элементов ИЛИ 17, состо ние триггера 1 и рзгистра 7. Затем ЭВМ-диспетчер программно анализирует признак зан тости устройства, и если оно сво бодно тогда анализируетс в слове состо ни разр д зан тости ЭВМ-сателлита по обработке предыдущей за вки . Зан тость устройство (триггер зан тости 13 находитс в единичном состо нии)свидетельствует о зан тости буферного регистра 5 от предыдущего обмена. Если устройство и ЭВМ-сателлит свободны о ЭВМ-диспетчер выдает в буферный регистр 5 информационное слово, которое вл етс управл ющим дл ЭВМ-сателлита и характеризует вид и направление o6Mei:ja, а в регистр 8 - код, по которому формируетс сигнал запроса к обмену, а в следующем такте распре дител 1 - сигнал Начало обмена. Эти сигналы поступают в ЭВН-сателлит и одновременно через элемент ИЛ взвод т в- 1 триггер 13 и облул ют У4етчик 20 OR of the first group, the outputs of which are connected to the first group of control outputs of the device, the outputs of the first buffer register are connected to the first inputs of the AND elements of the third group, the outputs of which are connected to the first inputs of the AND elements of the second group, the outputs of which are connected to the first group of information outputs device, the second information input of which is connected to the input groups of the second buffer register and the state register and with the first input group of the second comparison circuit, the second group of inputs of which is connected to by moves of the second register, the output of the second comparison circuit is connected to the first input of the first trigger, the output of which is connected to the first inputs of elements AND of the fourth group, the second inputs of which and the first trigger are connected to the first control input of the device, the second control input is connected to the second and third the inputs of the distributor, one of the outputs of which is connected to one of its inputs, the outputs of the elements And the fourth group are connected to the first inputs of the elements And the fifth, sixth and seventh groups, the second inputs of the elements And the third group, the second buffer register and the status register and one of the control outputs of the second group of the device, the other control outputs of which are connected to the outputs of the elements of the fifth group, the second inputs of which and elements of the second group are connected to the corresponding outputs of the register the lower, the outputs of the second buffer register are connected to the second inputs of the elements AND the second and sixth groups of the outputs of the elements AND the sixth group are connected to the second inputs of the elements OR of the second group, the outputs of the elements AND the second and seventh groups elements OR of the third group are connected to the second group of information outputs of the device, a generator, a counter, two triggers, a group of elements AND, an AND element, two OR elements are entered, and the generator output is connected to the first input of the counter, the output of which is connected to the first input of the first element OR, the output of which is connected to the first input of the second trigger, the output of which is connected to the first input of the element AND the output of which is connected to the information output of the second group of the device, the second input of the element AND is connected to one of the outputs In the distributor, the first inputs of the elements of the eighth group and the third trigger are connected to the outputs of the second buffer register; the first output of the third trigger is connected to the third inputs of the elements of the sixth group and the second inputs of the elements of the eighth group, whose outputs are connected to the second inputs of the elements of the first group, outputs elements And the fourth group is connected to the third inputs of the elements And the eighth group and the second input of the third trigger, the second output of which is connected to the third inputs of the elements And the first, third p the second and the seventh groups, the second control input of the device is connected to the fourth input of one of the AND elements of the first group, the outputs of the AND elements of the first group are connected via the second OR element to the second inputs of the counter and the second trigger, the second input of the first OR element is connected to the output of one of the elements And the fourth group. The drawing shows a block diagram of the device. The device contains a valve 1, a counter 2, registers 3 and 4, buffer registers 5 and 6, a status register 7, a control register 8, comparison circuits E and 10, a generator 11, triggers 12-1, element groups OR 15-17, groups of elements AND 18-25 elements OR 26 and 27, element AND 28. A computer-controller with a control signal arriving at the first control input wraps the distributor 1. Then the mathematical address of the device is output from the interface of the computer-controller, which arrives the first information input of the device to the comparison circuit 9, where it compares with the physical address recorded in register 3 and the result of the comparison from the output of the comparison circuit is transmitted to the information input of the first bit of the distributor 1. At the same time, the clock input of the distributor 1 receives the sync signals that rewrite the signal from the circuit 9 (in the case of the address comparison) to the first output the distributor 1, and then successively transmit it from the discharge to the discharge, forming control signals at the outputs of the distributor 1. By one of these signals, the computer dispatcher reads through the element AND 28 a group of elements AND 19, a group of elements OR 17, the state of the trigger 1 and the registrar 7. Then the computer-manager dispatches a software sign of the device occupancy, and if it is free then it is analyzed in the word the state of the computer satellite utilization for processing the previous application. An occupancy device (an occupancy trigger 13 is in a single state) indicates that the buffer register 5 is occupied by the previous exchange. If the device and the satellite satellite are free, the computer controller issues into the buffer register 5 an information word that is control for the computer satellite and characterizes the type and direction o6Mei: ja, and in register 8 - the code by which the request signal is generated in the next cycle, distributor 1 is the signal to start the exchange. These signals enter the EVN satellite and simultaneously, through the element of the IL, are cocked into 1 trigger 13 and will illuminate the detector.
2. Получив сигнал запроса в систему прерывани , ЭВМ-сателлит прерывает свою программу, пр чет ее состо ние затем через схему 10 с помощью регистра подключает устройство к своему интерфейсу. Причем результат сравнени в схеме 10 поступает на триггер 12, который фиксирует факт сравнени адресов. После подключени адреса ЭВМ-сателлит считывает через группу элементов И 20 группу элементов ИЛИ 1б содержимое буферно го регистра 5, в котором наход тс управл ющее слово дл ЭВМ-сателлита По результатам анализа этого слова ЭВМ-сателлит переводитс на програм му выдачи или приема информации как однословной, так и групповой, либо полн ет другие действи . При направ лении обмена из ЭВМ-диспетчера к ЭВМ-сателлиту ЭВМ-диспетчер записы вает в буферный регистр 5 очередное информационное слово, вырабатываетс устройством сигнал Начало обмен НЗвыдачу каждого слова, по получении которого ЭВМ-сателлит считывает слово, причем считывающий сигнал, поступающий через группу элементов И 21, группу элементов И 22 поступает в качестве сигнала готовности приему следующего слова в ЭВМ-диспетчер . По получении сигнала готовности ЭВМ-диспетчер посылает очередное слово в регистр 5; одновременно сигнал с группы элементов И 18 через элемент ИЛИ 26 обнул ет триггер 13. Этот триггер в случае сбо на длительное врем (несколько секунд) обнул етс также и счетчиком 2, запускаемым генератором 11. При организации группового обмена временна диаграмма распределител 1 цик литс , начина с выхода четвертого разр да, дл чего последний выход заведен на информационный вход четвертого разр да, и таким образом из диаграммы исключаютс первые сигналы , производ щие опрос триггера 13, считывание регистра 7, а также запись в регистр 8. Дл обращени к этим элементам устройства необходима выдача ЭВМ-диспетчером команды Адрес, тогда временна диаграмма распределител 1 будет также полной. В случае получени сигнала зан тости устройства при опросе триггера 13 программа ЭВМ-диспетчера по управлению устройством обрываетс на команде опроса триггера 13 и циклитс на начальном участке, начина с команды Адрес. После завершени команды обмена ЭВМ- диспетчер через группу элементов И 18, группу элементов ИЛИ 15 выдает в ЭВМ-сателлит сигнал Конец обмена . При групповом обмене ЭВМ-сателлит работает до получени сигнала КО без отключени от канала св зи селекторный режим), а ЭВМ-диспетчер, выставив программно в регистр управлени 8 соответствующий признак, блокирующий выработку сигнала КОу может производить обмен как в селек торном, так и в мультиплексном режимах при существенном различии в быстродействии доух ЭВМ. Таким образом, окончание обмена задаетс программным путем через регистр управление 8, что повышает гибкость и быстродействие обмена, а также увеличивает производительность вычислительной системы. Кроме того, в случае зацикливани программ ЭВИ-сателлита и посто нном присутствии в регистре состо ни 7 признака зан тости ЭВМсателлита ЭВМ-диспетчер умеет возможность через регистр управлени 8 программно выдать аварийный сигна привод щий все узлы и регистры ЭВМсателлита в исходное состо ние. Дл контрол подключают адрес и записывают в буферный регистр 6 код поступающий на триггер lA, который сигналом управлени с выхода группы элементов И 21 взводитс в единицу. При этом триггер Il своим инверсным выходом запрещает прохождение управ л ющих сигналов от распределител 1 через группы элементов И 18 и 22. Затем засылаетс в регистр 6 очеред ное слово и сигналами управлени пе редаетс либо через информационный тракт: группу элементов И 23 группу элементов ИЛИ 16, либо через тракт прохождени управл ющих сигналов: группу элементов И 25 и группу элементов ИЛИ 15. По результатам анализа в режиме контрол выданной и полученной информации ЭВМ-сателлит определ ет ошибки трактов. Изобретение позвол ет повысить надежность и быстродействие устройства . Формула изобретени Устройство дл сопр жени вычислительных машин, содержащее первую схему сравнени , перва группа входов которой и группы входов первого буферного регистра и регистра управлени соединены с первым информационным входом устройства пер вцй регистр, выходы которого соединены с второй группой входов первой схемы сравнени ,выход которой соединен с первым входом распределител , выходы которого соединены с первыми входами элементов И первой и второй групп и входами первого буферного регистра и регистра управлени , выходы которого соединены с вторыми входами элементов И первой группы, выходы к торых соединены с первыми входами элементов ИЛИ первой группы, выходы которых соединены с первой группой управл ющих выходов устройства, выходы первого буферного регистра сое динены с первыми входами элементов третьей группы, выходы которых соединены с первыми входами элементов И второй Группы, выходы которых соединены с первой группой информационных выходов устройства, второй информационный вход которого соединен с группами входов второго буферного регистра и регистра состо ний и с первой группой входов второй схемы сравнени , втора группа входов которой соединена с выходами второго регистра, выход второй схемы сравнени соединен с первым входом первого триггера, выход которого соединен с первыми входами элементов И четвертой группы, вторые входы которых и первого триггера соединены с первым управл ющим входом устройства, второй управл ющий вход которого соединен с вторым и третьим входами распределител , один из выходов которого соединен с одним из своих входов, выходы элементов И четвертой группы соединены с первыми входами элементов И п той, шестой и седьмой групп, вторыми входами элементов И третьей группы, второго буферного регистра и регистра состо ний и одним из уп равл ющих выходов второй группы устройства , другие управл ющие выходы которой соединены с выходами элементов И п той группы, вторые входы которых и элементов И второй группы соединены с соответствующими выходами регистра состо ний, выходы второго буферного регистра соединены с вторыми входами элементов И второй и шестой групп, выходы элементов И шестой группы соединены с вторыми входами элементов ИЛИ второй группы, выходы элементов И второй и седьмой групп через элементы ИЛИ третьей группы соединены с второй группой информационных выходов устройства, генератор, отличающеес тем, что, с целью повышени быстродействи и надежности, в него введены счетчик, два триггера, группа элементов И, элемент И, два элемента ИЛИ, причем выход генератора соединен с первым входом счетчика, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с первым входом второго триггера , выход которого соединен с первым входом элемента И, выход которого соединен с информационным выходом второй группы устройства, второй вход элемента И соединен с одним из выходов распределител , первые входы элементов И восьмой группы и третьего триггера соединены с выходами второго СЗуферного регистра, пер2. Having received the request signal to the interruption system, the computer satellite interrupts its program, then checks its state through circuit 10 using the register and connects the device to its interface. Moreover, the result of the comparison in the circuit 10 is supplied to the trigger 12, which fixes the fact of the comparison of the addresses. After connecting the address, the satellite reads through the group of elements AND 20 a group of elements OR 1b of the contents of buffer register 5, in which the control word for the computer of the satellite is located. According to the results of the analysis of this word, the computer satellite is transferred to one-word, and group, or complete other actions. When sending an exchange from a dispatcher computer to a computer satellite, the computer dispatcher writes the next information word to the buffer register 5, the device generates a signal to start the exchange of the output of each word, upon receipt of which the computer reads the word coming through the group elements And 21, a group of elements And 22 enters as a signal of readiness to receive the next word in the computer-dispatcher. Upon receipt of the ready signal, the dispatcher computer sends the next word to register 5; at the same time, the signal from the group of elements AND 18 through the element OR 26 zeroes trigger 13. This trigger in case of failure for a long time (several seconds) is also nullified by counter 2, triggered by generator 11. When organizing a group exchange, the timing diagram of the distributor 1 cycles starting with the fourth bit output, for which the last output is input to the fourth bit information input, and thus the first signals that interrogate the trigger 13, read register 7, and write to the register 8 are excluded from the diagram. D Addressing these elements of the device requires the issuance of a computer-controller command address, then a timing diagram of the distributor 1 will also be complete. In the case of receiving a device busy signal when polling trigger 13, the computer-device control program terminates on the polling command of trigger 13 and cycles into the initial segment, starting with the Address command. After the command of the exchange of the computer-controller is completed through the group of elements AND 18, the group of elements OR 15 outputs the signal End of exchange to the computer satellite. In a group exchange, the satellite-satellite works before receiving the QO signal without disconnecting from the communication channel (selector mode), and the computer-dispatcher, having programmatically set the corresponding flag in the control register 8, which blocks the generation of the Qo signal, can be exchanged both in the selector and multiplex modes with a significant difference in the speed of douh computers. Thus, the end of the exchange is programmed through the register control 8, which increases the flexibility and speed of the exchange, and also increases the performance of the computing system. In addition, in the case of loops of the EVI satellite programs and the constant presence in the register of the 7 sign of the computer's occupation of the satellite, the computer-dispatcher is able to issue an alarm signal through the control register 8 that all nodes and registers of the computer of the satellite to its initial state. For the control, the address is entered and the code entered on the trigger lA is written to the buffer register 6, and the control signal from the output of the group of elements I 21 is set to one. In this case, the trigger Il prohibits with its inverse output the passage of control signals from distributor 1 through groups of elements 18 and 22. Then the next word is sent to register 6 and control signals are transmitted either through the information path: group of elements 23 and group of elements OR 16 , or through the path of control signals: a group of elements And 25 and a group of elements OR 15. According to the results of the analysis, in a control mode, the issued and received information of the computer satellite determines the path errors. The invention allows to increase the reliability and speed of the device. The invention The device for interfacing the computers, containing the first comparison circuit, the first group of inputs of which and the group of inputs of the first buffer register and the control register are connected to the first information input of the device, the first register, the outputs of which are connected to the second group of inputs of the first comparison circuit, the output of which connected to the first input of the distributor, the outputs of which are connected to the first inputs of the elements of the first and second groups and the inputs of the first buffer register and control register, in The outputs of which are connected to the second inputs of elements AND of the first group, the outputs of which are connected to the first inputs of the elements OR of the first group, whose outputs are connected to the first group of control outputs of the device, the outputs of the first buffer register are connected to the first inputs of the elements of the third group whose outputs are connected with the first inputs of elements AND of the second Group, the outputs of which are connected to the first group of information outputs of the device, the second information input of which is connected to the groups of inputs of the second buffer an ister and a state register and with the first group of inputs of the second comparison circuit, the second group of inputs of which is connected to the outputs of the second register, the output of the second comparison circuit is connected to the first input of the first trigger, the output of which is connected to the first inputs of the AND elements of the fourth group, the second inputs of which the first trigger is connected to the first control input of the device, the second control input of which is connected to the second and third inputs of the distributor, one of the outputs of which is connected to one of its inputs, the outputs of the elements The fourth group is connected to the first inputs of the elements of the fifth, sixth and seventh groups, the second inputs of the elements of the third group, the second buffer register and the state register and one of the control outputs of the second group of the device, the other control outputs of which are connected to the outputs elements And the fifth group, the second inputs of which and elements And the second group are connected to the corresponding outputs of the status register, the outputs of the second buffer register are connected to the second inputs of the elements And the second and sixth groups, the outputs Commands AND of the sixth group are connected to the second inputs of the elements OR of the second group, outputs of the elements of the second and seventh groups are connected via the elements OR of the third group to the second group of information outputs of the device, a generator, characterized in that, in order to increase speed and reliability, a counter, two triggers, a group of elements AND, an element AND, two elements OR, and the generator output is connected to the first input of the counter, the output of which is connected to the first input of the first element OR, the output of which is connected to the first input the second trigger, the output of which is connected to the first input of the element I, the output of which is connected to the information output of the second group of the device, the second input of the element I is connected to one of the outputs of the distributor, the first inputs of the elements of the eighth group and the third trigger are connected to the outputs of the second SZufernogo register