SU934479A2 - Имитатор дискретного канала св зи с ошибками синхронизации - Google Patents
Имитатор дискретного канала св зи с ошибками синхронизации Download PDFInfo
- Publication number
- SU934479A2 SU934479A2 SU802924168A SU2924168A SU934479A2 SU 934479 A2 SU934479 A2 SU 934479A2 SU 802924168 A SU802924168 A SU 802924168A SU 2924168 A SU2924168 A SU 2924168A SU 934479 A2 SU934479 A2 SU 934479A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- simulator
- switch
- markov
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
(54) ИМИТАТОР ДИСКРЕТНОГО КАНАЛА СВЯЗИ С ОШИБКАМИ СИНХРОНИЗАЦИИ
Изобретение относитс к радиотетнике и может быть использовано дл статистического моделировани систем передачи дискретных сообщений. По основному авт. св. N« 707183 известен имитатор дискретного канала св зи с ошибками синхрснизашш, содержащий сумматор по модулю два, выход и первый вход которого вл5потс соагвез -. ственно вькодом и первым входом имитатора блок сшпронизашш, первый вход ко торого вл етс вторым входом имитатора , а выход соединен с входом генерато ра марковской последовательности, первый выход Koii-oporo соединен с вторым входом блска сш1: ф6низеции и с входом датчика случайных чисел, блок щ)омежугочной пам ти, псроговый сумматор и элемент И, выход которого соединен с вторым входом сумматора по модушо даа, а первый и второй входы элемента И подключены соответственно к выходу порогового сумматора и к второму выходу генератора марковской последовательности. третий выход которого блок промёжугочный пам ти соединен с первым входом порогового сумматфа, второй вход которого подключен к выходу датчика сду айных чисел tl}. Недостатком.звестного имитатора ал етс го, что он моделирует только оиибки трансформации и не учитываем ошибки синхронизации, кЪторые про вл ютс в выпадении и вставках символов в информационную последовательность, что снижает достоверность моделировани дискретного канала св зи. Цель изобретени - повышение точности . Поставленна цель достигаетс тем, что в имитатор введены дополнительный элемент И, сдвигсеый регистр, дешифратор и коммутатор, причем вход сдвигового регистра вл етс первым взводом имитатора , выходы сдвиговогорегистра подключены к информационным входам комму татора, выход которого соединен с первым входом сумматора по кгоруто да а, второй выход генератора марковской последовательности ссеаинен с первым входом до- потвштепьного элемента И, второй вход ко торого подключен к первому выходу де шифратора, вход которого соединен с первым выходом генератора марковской посдановательности , первый и второй выходы дешифратора, а также выход дополнительного элемента И соеданены соответсг вешго с первым, вторым и третьим управ- л5Пс 1шми Входами коммутатора. На чертеже представлен предлагаемый имитатор., Имитатор содержит блок I сйнхрониаации , генератор 2 марковской последшательности , блок 3 промежуточной пам ти, пороговый сумматор 4, датчик 5 случайных чисел, элемент И 6, сумматор 7 по модулю два, с двигающий регистр 8, коммутатор 9 дешифратор 1О, элемент И 11. Имитатор работает следующим образом В начале работы внешний синхроимпуль запускает блок 1, которыйвырабатывает сигнал, запускающий генератор 2 марковской последовательности.На первом такте работы генератор 2 марковской последо- вательности на втором его выходе по вл етс сигнал, который опрашивает логический э;юмент И 6. Этим же сигналом через ключ 11, поскольку на его первый вход сигнал запрета с дешиф1ратора 10 не поступал, опрашиваетс реверсивный коммутатор 9, а так как в начале работы реверсивный коммутатор 9 находитс в состо5шии т -jT , то фи опросе сн пропускает информацию с m разр да сдвигающего регистра 8 на вход сумматора 7 по модулю два. Поскольку на входы noptxгового сумматора 4 ничего не подавалось то на входе элемента И 6 присутствует низкий уровень, и при его опросе на вход сумматора 7 по модудю два сигнал не поступит. После окончани цикла поиска, состо ние цепи Маркова на выходе генератора маркшской последовательности .по вл етс код состо ни цепи Маркова С , который заааег адрес чейки промежуто ного блока 3 пам ти, в которой храштс соответствующа условна веро тность ошибки . Кроме того, код сазто$а1и поступает также на вход дешифратора 1О, на первом выходе которого по вл етс сигнал, перевод щий реверсивный коммутатор из состо ни т (nv-l), если код состо ни цепи Маркова соответствует состо нию, в Котором происходит выпада|Ние симврла. На втором выходе дешифратора iO по вл етс сигнал, когда код СОСТОЯНИЯ соответствует вставке символа, и переводит реверсивный коммутатор 9 из w в (w+l), а также запрещает его опрос через Ключ 11. Если код не соответствует ни вставке, ни выпадению символа в информационной последовательности , то сигналов на выходе дешифратора Ю нет, и не измен етс состо ние ре версивного коммутатора 9. При etxi опросе считываетс информаци с m разр да сдвигающего регистра 8, информаци в котором автоматически сдвигаетс по приходу следующего информационного симво-; ла t) . Одновременно с кодом состо ни на третьем выходе генератора 2 марковской последовательности по вл етс сигнал, который подготавливает блок 1 к новому циклу и опрашивает датчик 5 случайных чисел, который свырабатывает сдгчайное равнорозпределенное число. Это число подаетс на вход порогшого сумматора 4, на второй вход которого поступает из блока 3 пам ти соответствующа условна веро тность ошибки. Сигнал на выходе порогового сумматора 4 по вл етс в том случае, когда сумма этих двух чисел больше единицы. С приходом следующего синхроимпульса снова запускаетс генератор 2 марковской последовательности, и на втором такте его работы опрашиваетс логический элемент И 6, а через ключ 11 - реверсивный коммутатор 9. В результате на выходе элемента И 6 по вл етс сигнал ошибки, а на выходе реверсивного коммутатора 9 информационный сигнал, которье поступают на входы сумматора 7 по модулю два, где происходит сложение информационного сигнала с сигналами ошибки. Если код состо ни соответствует &ыгпаданшо символа, то на выходе реверсивного комкутатора 9 находитс информаци из (m-l) разр да, а на выходе элемента И 6 - всегда , так как в блоке 3 пам ти дл этого состо ни записана условна веро тность, ршна О. Если код состо ни соответствует вставке, то на выходе реверсивного коммутатора 9 находитс О, так как его опрос запрещен сигналом с выхода дешифратс а 1О на Ключ И, гфичем состо ние реверсивного коммутатора 9 увеличиваетс на единицу , а на выходе элемента И 6 находитс сигна:л вставки либо I с веро тностью ., либо О с веро тностью (1 ..}Включение в схему дешифратора, сдвигающего регистра, ключа и реверсивного оммутатора позвол ет моделировать как сшибки трансфсрмашш, так и синхрдаизации , что привооиг к повышению точности моаелировани союкретного канала св зи.
Ф
ормула изобретени ;
Имитатор дискретного канала св зи с ошибкам синхрдаизации по авт. св. J 7О7183, отличающийс тем, чтр с целью повышени точностИ| в устройство аополштельно введены ао- . полнительный элемент И, совигсеый регистр , дешифратор и коммутатор, причем вхоа сдвигового регистра вл етс пер вым входом имитатора, выходы совигового регистра подключены к информационным входам коммутатора, выход которого
соединен с первым входом суммутсра по модулю.два, второй выход гвшратора марковской послещвательност соединен с первым входом дополнительного эпамо та И, второй вхоц которого подключен к первому выходу дешифратора, вход кото-рого соединен с первым выходом генератора марковской последовательности, пэр вый и второй выходы дешифратора, а также выход дополнительного, элемента И со соединены соответственно с первым, вторым и третьим управл ющими входами коммутатора.
Источники информации, прин тые во внимание при экспертиза 1. Авторское свидетельство СССР N 7О7183, кл. G 06 F 15/2О. 1978.
Claims (1)
- Формула изобретения 5Имитатор дискретного канала связи с ошибками синхронизации по авт. св. № 70 718 3, отличающийся тем, что, с целью повышения точности, 10 в устройство дополнительно введены дополнительный элемент И, сдвиговый регистр, дешифратор й коммутатор, причем вход сдвигового регистра является первым входом имитатора, выходы сдвигово» 15 го регистра подключены к информационным входам коммутатора, выход которого марковской последовательности соединен с первым входом дополнительного элемент та И, второй вход которого подключен к первому выходу дешифратора, вход кото*-рого соединен с первым выходом генератора марковской последовательности, пер*· вый и второй выходы дешифратора, а также выход дополнительного элемента И сосоепинены соответственно с первым, вторым и третьим управляющими входами коммутатора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802924168A SU934479A2 (ru) | 1980-03-03 | 1980-03-03 | Имитатор дискретного канала св зи с ошибками синхронизации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802924168A SU934479A2 (ru) | 1980-03-03 | 1980-03-03 | Имитатор дискретного канала св зи с ошибками синхронизации |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU707183 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU934479A2 true SU934479A2 (ru) | 1982-06-07 |
Family
ID=20895555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802924168A SU934479A2 (ru) | 1980-03-03 | 1980-03-03 | Имитатор дискретного канала св зи с ошибками синхронизации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU934479A2 (ru) |
-
1980
- 1980-03-03 SU SU802924168A patent/SU934479A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1318657A (en) | Redundancy reduction systems and apparatus therefor | |
SU934479A2 (ru) | Имитатор дискретного канала св зи с ошибками синхронизации | |
SU964651A2 (ru) | Имитатор дискретного канала св зи | |
SU907569A1 (ru) | Устройство дл приема последовательного кода | |
GB1154673A (en) | Improvements in or relating to Electronic Shift Registers. | |
SU723561A1 (ru) | Устройство дл сопр жени | |
GB1418717A (en) | Apparatus for synchronising reception of pulse coded transmissions | |
SU966895A1 (ru) | Устройство декодировани пространственно-временного кода | |
SU951318A2 (ru) | Имитатор дискретного канала св зи | |
SU690646A1 (ru) | Устройство дл передачи и приема дискретной информации | |
SU932638A1 (ru) | Устройство групповой синхронизации | |
SU809293A1 (ru) | Устройство дл приема и передачииНфОРМАции | |
SU798785A1 (ru) | Устройство дл вывода информации | |
SU1080132A1 (ru) | Устройство дл ввода информации | |
SU1150629A1 (ru) | Устройство дл моделировани систем передачи и обработки данных | |
RU1837348C (ru) | Устройство дл передачи и приема информации | |
SU604175A1 (ru) | Устройство дл передачи команд | |
SU1141417A1 (ru) | Устройство дл сопр жени периферийных устройств с каналом св зи | |
SU1156051A1 (ru) | Устройство дл ввода-вывода информации | |
SU1501112A1 (ru) | Устройство дл считывани информации | |
SU1640814A1 (ru) | Устройство дл обнаружени и исправлени ошибок | |
SU1485307A2 (ru) | Устройство для контроля синхронизма воспроизведенных сигналов | |
RU2023348C1 (ru) | Устройство для исправления ошибок при многократном повторении сообщений | |
SU1010632A1 (ru) | Устройство дл задани тестов | |
SU1242973A1 (ru) | Устройство дл сопр жени телеграфного аппарата с электронной вычислительной машиной |