SU932493A1

SU932493A1 - Pulse-frequency multiplying-dividing device

Info

Publication number: SU932493A1
Application number: SU792863643A
Authority: SU
Inventors: Ольга Михайловна Доронина
Original assignee: Львовский Ордена Ленина Политехнический Институт
Priority date: 1979-12-25
Filing date: 1979-12-25
Publication date: 1982-05-30

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки частотных сигналов.The invention relates to automation and computer engineering and can be used to process frequency signals.

Известно устройство, осуществляющее перемножение двух частотных сигналов - ' ⁵двоичный умножитель, содержащий два счетчика, элементы И и элемент ИЛИ fl].A device is known for performing the multiplication of two frequency signals — a ' ⁵ binary multiplier containing two counters, AND elements, and an OR element fl].

Однако при перемножении частот двоичный умножитель, работает как двухтактное устройство, что приводит к уменьшению быстродействия и возникновению дополнительной погрешности.However, when multiplying frequencies, the binary multiplier works as a push-pull device, which leads to a decrease in speed and the appearance of an additional error.

Наиболее близким по своей технической сущности к предлагаемому является чаототно-импульсное множительно-делительное устройство, содержащее два счетчика, регистр, элементы запрета и элемент задержки, причем первый вход устройства соединен с информационным входом перво- _мго счетчика, вход установки в Ό которого соединен с выходом элемента запрета, вход которого соединен с вторым входом устройства и информационными входа— ми элементов запрета первой группы, управляющие входы которых соединены с выходами соответствующих разрядов первого счетчика, регистр, второй счетчик и элементы запрета второй группы образуют двоичный делитель, информационней вход которого соединен с третьим входом устройства, управляющие входы - с выходами элементов запрета первой группы, а выход является выходом устройства f2j.The closest in its technical essence to the proposed is chaototno reprographic-pulse-dividing device comprising two counters, a register, and barring elements delay element, said first input device is connected to the data input of the counter _m Gross carrying, in Ό set input which is connected to the output of the prohibition element, the input of which is connected to the second input of the device and the information inputs of the prohibition elements of the first group, the control inputs of which are connected to the outputs of the corresponding bits of the first a counter, a register, a second counter and second elements prohibition groups form a binary divider, an information input coupled to a third input of the device, the control inputs - outputs a prohibition elements of the first group, and the output is the output f2j device.

В известном устройстве производится подсчет числа импульсов опорной частоты следования £_оза время, равное периоду одного из сигналов-сомножителей (1) и деление f₄ на это второго сигнала-сомножителя числоIn the known device, the number of pulses of the reference repetition rate £ _{o is} calculated for a time equal to the period of one of the multiplier signals (1) and dividing f ₄ by the second multiplier signal

(3)(3)

Недостатком известного устройства является низкое быстродействие, поскольку при большой точности умножения £_ο>·7 ·£^ , и импульсы На выходе устройства появляются через промежутки времени -| f ^ВЫ*2^ВЫК,^2.A disadvantage of the known device is the low speed, because with high accuracy of multiplication £ _ο > · 7 · £ ^, and pulses at the output of the device appear at intervals of time - | f ^YO * 2 ^ OFF, ^ 2.

Кроме того, при — £ 4 ^твых_а ^7>4· что ведет к потере информации о периодах первого сигнала—сомножителя £4 , поступающих на вход устройства за время Tg_bN(J--T^, что приводит, в свою очередь, к уменьшению точности умножения.In addition, at - £ 4 ^m, _a ^7> 4 · which leads to a loss of information about the periods of the first signal, the factor £ 4, received at the input of the device during the time Tg _{bN (J -} T ^, which, in turn, to decrease the accuracy of multiplication.

Цель изобретения — повышение быстродействия и точности устройства.The purpose of the invention is to increase the speed and accuracy of the device.

Поставленная цепь достигается тем, что частотно-импульсное множительноделительное устройство,; содержащее два счетчика, регистр, элементы запрета, элемент задержки, причем входы разрядов регистра соединены с выходами соответствующих элементов запрёте, управляющие входы которых соединены с выходами соответствующих разрядов первого счетчика, информационный вход которого соединен с первым входом устройства, второй вход которого соединен с информационными входами элементов запрета и входом элемента задержки, выход которого соединен с входом установки в нуль первого счетчика, третий вход устройства соединен с информационным Bxt>дом второго счетчика, введены элементы И и элемент ИЛИ, входы которого соединены с выходами элементов И, а выход является выходом устройства, первые и вторые входы элементов И соединены с выходами соответствующих разрядов регистра и второго счетчика соответственно, На чертеже представлена блок-схема частотно-импульсного множительно-делительного устройства.The delivered circuit is achieved in that a frequency-pulse multiplexing device; containing two counters, a register, prohibition elements, a delay element, and the inputs of the register bits are connected to the outputs of the corresponding block elements, the control inputs of which are connected to the outputs of the corresponding bits of the first counter, the information input of which is connected to the first input of the device, the second input of which is connected to information inputs prohibition elements and the input of the delay element, the output of which is connected to the zero input of the first counter, the third input of the device is connected to the information Bxt> house the second counter, the AND elements and the OR element are introduced, the inputs of which are connected to the outputs of the And elements, and the output is the output of the device, the first and second inputs of the And elements are connected to the outputs of the corresponding bits of the register and the second counter, respectively. The block diagram of the pulse frequency multiplier dividing device.

Устройство содержит счетчики 1 и 2. элементы 3 запрета, элементы И 4, ИЛИ 5, регистр 6, элемент 7 задержки, ιThe device contains counters 1 and 2. Elements 3 of the prohibition, elements AND 4, OR 5, register 6, element 7 of the delay, ι

Входы сигналов-сомножителей’ £4, £_аподключены соответственно к входам счетчиков 1 и 2. Выходы числовых разрядов счетчика 1 соединены через элементы 3 запрета с входами регистра 6, выходы которого подключены к первым входам элементов И 4. Вторые входы элементов И 4 подключены к выходам числовых раз- ⁵⁵рядов счетчика 2, а выходы — к входам элемента ИЛИ 5, выход которого является выходом устройства. Вход часто— ты F_o подключен к информационным входам элементов 3 запрета и к входу элемента 7 задержки, выход которого соединен с входом установки в 'О' счетчика 1. . .The inputs of the multiplier signals' £ 4, £ _{а are} connected respectively to the inputs of the counters 1 and 2. The outputs of the digital digits of the counter 1 are connected through the elements 3 of the prohibition to the inputs of the register 6, the outputs of which are connected to the first inputs of the elements And 4. The second inputs of the elements And 4 are connected to the numerical outputs of ⁵⁵ rows of the counter 2, and the outputs to the inputs of the OR element 5, the output of which is the output of the device. Frequency input — F _{o is} connected to the information inputs of the prohibition elements 3 and to the input of the delay element 7, the output of which is connected to the installation input in the 'O' of counter 1.. .

Устройство работает следующим образом.The device operates as follows.

Импульсы первого сигнала-сомножителя поступают на вход счетчика 1, который подсчитывает их количество в течение периода частоты F_o {4The pulses of the first multiplier signal are fed to the input of the counter 1, which counts their number during the frequency period F _o {4

V (4)V (4)

С приходом каждого импульса частоты Г_о код числа из счетчика 1 переносится ⁽в регистр 6, а счетчик 1 сбрасывается в ноль через время, определяемое элементом 7 задержки.With the arrival of each pulse of frequency Г _о, the number code from counter 1 is transferred ⁽ to register 6, and counter 1 is reset to zero after the time determined by delay element 7.

Счетчик 2, регистр 6, элементы И 4, ИЛИ 5 образует двоичный умножитель, управляющим кодом которого является код числа N4 , а входной частотно—им^- . пульсной последовательностью - второй сигнал-сомножитель На выходе двоичного умножителя формируется частотноимпульсная последовательность с частотой следования £_ВЬ(Х4 ’‘Вых.,' И b F_o (5) .Counter 2, register 6, AND 4, OR 5 elements forms a binary multiplier, the control code of which is the code of the number N4, and the input frequency — it ^ -. pulse sequence - the second signal-multiplier At the output of the binary multiplier, a frequency-pulse sequence is formed with a repetition rate of £ _{Bb (X4} '' Out., 'And b F _o (5).

гдеWhere

И — емкость счетчиков 1, 2 и регистра 6.And - the capacity of the counters 1, 2 and register 6.

Устройство выгодно отличается от прототипа, в котором вместо двоичного умножителя использован двоичный делитель, так как это позволяет достичь более высокого быстродействия и точности, что видно из следующих соображений.The device compares favorably with the prototype, in which a binary divider is used instead of the binary multiplier, since this allows achieving higher speed and accuracy, which can be seen from the following considerations.

Для прототипа при погрешности квантования периода первого сигнала—сомножителя (У .For the prototype, with a quantization error of the period of the first signal — factor (U.

^£оЧ (6) ^£ oCh (6)

Подставляя значение £_о из формулы (6) в выражение (2) и учитывая выражение (3), получаш, что время между появлением двух соседних импульсов на выходе устройства составляетSubstituting the value of £ _о from formula (6) into expression (2) and taking into account expression (3), we obtain that the time between the appearance of two adjacent pulses at the output of the device is

Т - —1— .T - -1—.

£_асГ (7)£ _a cG (7)

Для предлагаемого устройства при погрешности подсчета количества импульсов первого сигнала—сомножителя за время равное J 4 _ j,For the proposed device with an error in counting the number of pulses of the first signal — factor for a time equal to J 4 _ j,

N4 $4 ^Т- (8)N4 $ 4 ^T - (8)

Подставляя значение Fo ^из формулы (8) (в выражение (5) и учитывая, что ti N; , получаем, что время между дЬумя импульсами на . выходе устройства T_nv__tw ~ — составляетSubstituting the value of Fo ^from formula (8) (into expression (5) and taking into account that ti N;, we find that the time between two pulses at the output of the device T _nv _ _tw ~ - is

А_ (7) и ^ВЬ,Хи‘ (9)A_ (7) and ^{B, X} and '(9)

Йэ сравнения выражений видно, что ^выхд 4Ye comparison of expressions shows that ^ out 4

Чпь,Chp

Кроме того, происходит потеря мании о )/Т^ периодах первого сигнала—сомножителя, в то время как (9) (10) инфор10 в предлагаемом устройстве информация об обоих сигналах-сомножителях учи,тывается полностью.In addition, there is a loss of mania about) / T ^ periods of the first signal — factor, while (9) (10) inform10 in the proposed device, information about both signal factors is fully taken into account.

Claims

The invention is responsible for automatic routing and computer technology and can be used (a janitor for processing frequency signals. A device is known that understood the multiplication of two frequency signals a binary multiplier containing two counters, elements None OR l However, when multiplying frequencies, the binary multiplier works as a two-stroke device , which leads to umeyp & nsho speed and the resulting error of a mistake. The closest in technical essence to the proposed "1st is a lot of times multiply - a divider device containing two counters, a register, prohibition elements in the delay element, the first input of the device is connected to the info input of the first counter, the input of the O1 connection is connected to the output of the download element, the input of which is connected to the second input of the device and information inputs of the prohibition elements of the first group, the control of which inputs are connected to the outputs of the corresponding bits of the first counter, the register of the second counter and the entries of the second group form the binary divides Or, the information input is connected to the third input of the device, the input inputs are from the output of the first group inhibit, and the output is the output of device 2. In the known device, the time equal to the period T of one of the sigvalo & multipliers,: VW and dividing the second signal factor f 2 by this number (2) I A disadvantage of the known device is the low speed, because with a high accuracy it will multiply j, and pulses ithout time intervals -I f In addition, when the first Tdyh -f / /. THAT leads to the loss of information about the periods of the first signal-multiplier f arriving at the input of the device during the time Tgbiv T, which in turn leads to a decrease in the multiplication accuracy. The purpose of the invention is to increase the speed and accuracy of the device. The goal is achieved by the fact that the frequency-pulse multiplying device ,; containing two counters, a register, prohibition elements, an elabten delay, the inputs of the register bits are connected to the outputs of the corresponding prohibition elements, the control inputs of which connect 1 to the outputs of the corresponding bits of the first counter, the information input of which is connected to the first input of the device, the second the input of which is connected to the information inputs of the barred elements and the input of the delay element, the output of which is connected to the input to set the first counter to zero, the third input of the device is connected to the information the second counter, entered the EP & tapes AND and the OR element, whose inputs are connected to the outputs of the AND elements, and the output is the output of the device, the first and second inputs of the AND elements are connected to the outputs of the corresponding bits of the per second and the second counter, respectively. scheme of the frequency-pulse multiplying-dividing device. The device contains counters 1 and 2. prohibition elements 3, elements AND 4, OR 5, register 6, delay element 7. Inputs - signal multipliers - f, are connected respectively to the inputs of counters 1 and 2. The outputs of the numerical bits of counter 1 are connected through prohibition elements 3 to the inputs of register 6, the outputs of which are connected to the first inputs of elements 4 and 4. The second inputs of elements 4 are connected to the outputs of the numerical bits of the counter 2, and the outputs to the inputs of the element OR 5, the output of which is the output of the device. The input frequency FO is connected to the information inputs of the elements 3 prohibition and to the input of the element 7 of the delay, the output of which is connected to the input of the installation in About counter 1 ... The device works as follows. The pulses of the first signal factor f are fed to the input of counter 1, which counts their number M during the period of the frequency FO: - r o With each pulse the frequency is frequency 1 PO the number code from counter 1 is transferred to B, 6, and counter 1 is reset to zero through the time determined by the delay element 7. Counter 2, register 6, elements AND 4, OR 5 form a binary multiplier, the control code of which is the code of the number Nt, and the input frequency pulse sequence is the second signal-factor, j. At the output of a binary multiplier, a frequency-pulse sequence is formed with the following frequency BbtX-t °, where AND is "stKOCTb counters 1, 2 and regis-pp 6. The device favorably differs from the prototype, in which a binary divider is used instead of a binary multiplier, since this allows higher speed and accuracy that video from the following considerations. For the prototype, the quantization error of the period of the first signal-multiplier (Y -. (Y 1. oTi (6) Substituted the value of fp from (6) into expression (2) and taking into account expression (3), got that between the appearance of two adjacent pulses at the output of the device, -O For the proposed device with an error counting the number of pulses of the first signal multiplier over time | p equal to 4 f g) Substituting the FO value from the formula (8) into the expression (5) and taking into account that n .N we find that the time between dL pulses at the output of the device T. is Bwx / f, and (9) (10) AND Comparing the expressions shows that Bb "a. In addition, informshisch is lost about () / T periods of the first signal multiplier, while in the proposed device information about both multipliers is taken into account. Pulse-frequency multiplier device containing two counters, a register of prohibition elements, a delay element, the inputs of the register bits are connected to the outputs of the corresponding prohibition elements, the control inputs of which are connected to the outputs of the corresponding bits of the first About the counter, the information input of which is connected to the first input of the device, all the input of which is connected to the information of the prohibition elements and the input of the delay element, the output of which is connected to the input of the first zero counter, the third input of the device is connected to the information input of the second counter, about tl and h and icv and e with the fact that, with pely increase in speed and accuracy, the device. contains elements AND and OR, the inputs of which are connected to the outputs of the elements AND, and the output is the output of the device, the first and second inputs of the elements AND are connected to the outputs corresponding to the register bits in the second counter, respectively. Sources of information taken into account in the examination 1. Melnikov A. A. / et al. Processing of frequency and time pulse signals. M., Energie, 1976, p. 14-18, FIG. five.

2.Avtsfskoe certificate of the USSR No. 278233, CL, 6O6 7/16, 1968 (prototype).

etm.