Claims (2)
10 к входному элементу И, выход которого подключен ко входу триггера и первого элемента И, выход которого подсоединен к регистру сдвига непосредственно и через элемент НЕ ко, второму элеменIS ту И, два других входа которого подкпючены к источнику контролируемого сигнала и вьксду триггера, вход установки ,нул которого соединен с выходом дополнительного триггера, вход которого сое20 динен с вьрсодом элемента ИЛИ, один. вход которого через элемент И псдклю- чен к выходу регистра сдвига, а второй вход подключен к выходу счетчика, вход. которого соединен с выходом второго элемента И, а выходом устройства вл етс выход элемента ИЛИ . Недостаток известного устройства заключаетс в том, что оно обладает ограниченной надежностью работы и, как следствие, существенной веро тность ложного определени периодичности. Целью изобретени вл етс увеличе ние надежности работы устройства и уменьшение веро тности ошибочных измерений . Поставленна цель достигаетс тем, что в устройство контрол импульсных последовательностей, содержащее реверсивный счетчик, первый элемент И, выход которого соединен со входом регистра сдвига, выходы которого подключены ко входам второго элемента И, дополнитель но введены программный блок, два много входовых элемента И-НЕ, и блок формировани импульса отсчета, причем вькод программного блока подключены ко входам реверсивного счетчика и блока формировани импульсов отсчета, выход ко- торого соединен с первым входом первог элемента И, тактовым входом регистра сдвига и входом сброса реверсивного счетчика, пр мые и инверсные выходы к дого разр да которого подключены соответственно к входам двух многойходовьк элементов И-НЕ| выходы которых соединены со вторым и третьим входами первого элемента И. На чертеже представлена блок-схема устройства дл контрол импульсных последовательностей. Устройство содержит реверсивный счетчик 1, источник 2 тактовых импульсов , первый элемент И 3, регистр 4 сдвига, второй элемент И 5, программны блок 6, два многовходовых элемента И-НЕ 7 и 8, блок 9 формировани импульсов отсчета, источник 10 контролируемого сигнала и вькод устройства 11 которым вл етс выход второго элемента И S. Устройство работает следующим образом . Контролируема последовательность импульсов поступает на программный бл б, состо щий из делител частоты на че тыре и дешифратора,. Первый импульс исследуемой последовательности, выделенный программным блоком 6, устанавливает реверсивный счетчик 1 в режим пр мого счетчика (суммирование), второ импульс с программного блока 6 устанавливает реверсивный счетчик 1 в режи обратного счета (вычитание), третий- импульс с программного блока 6 прекращает счет и (эдновременно поступает на блок 9 формировани импульсов отсчета, где и формируютс импульсы отсчета, задним фронтом которых осуществл етс сброс реверсивного счетчика 1 в исходное состо ние. Как в пр мом, так и в об .ратном направлени51х счета измерение периодов контролируемой импульсной последовательности производитс путем сравнени их с периодом тактовых импульсов , поступающих на второй вход реверсивного счетчика 1. В момент по влени импульсов отсчета на выходе первого элемента И 3 формируютс соответствующие сигналы о равенстве или неравенстве двух следующих друг за другом . периодов контролируемой последовательности импульсов. Если эти периоды равны , то пр мые выходы всех .разр дов реверсивного счетчика 1 окажутс в положении О, а на выходе соединенного с ним элемента И-НЕ 7 по витс сигнал 1, инверсные выходы всех разр дов реверсивного счетчика 1 окажутс в положении 1, а на выходе соединенного с ним элемента И-НЕ 8 по витс сигнал О. Таким образом при наличии точной периодичности контроли11 уемой последовательности импульсов на входах первого элемента И 3 к моменту отсчета будут соответственно сигналы 1 и О и при подаче импульса отсчета (сигнал 1) на третий его вход на выходе будет сохран тьс О, Если же контролируема последовательность непериодична , то в момент отсчета на пр мых и инверсных выходах всех разр дов реверсивного счетчика 1 окажутс сигналы как равные 1, так и О, и, следовательно , на вьссодах обоих многовходовых элементов И-НЕ 7 и 8 окажутс сигналы, равные 1,, т.е. на выходе первого элемента И 3 в момент отсчета по витс сигнал i. Сигналы с первого элемента И 3 поступают на вход регистра сдвига 4, тактовыми импульсами дл которого служат импульсы отсчета. Сдвиговый регистр 4 совместно со вторым элементом И 5 служит дл установлени порога срабатывани контрольного устройства как по числу сбоев периода, так и по числу ложньк импульсов контролируемой последовательности. При наличии строгой периодичности контролируемой последовательности импульсов в регистр сдвига 4 записываютс все О, а при ее отсутствии - все 1. Элемент И 5 - при превышении устагговJ пенного порога как по числу сбоев периодрв , так и по числу ложных, импульсов вьщает на выход 11 сигнал Авари свидетепьствукидийо нарушении периодич ности контролируемой последовательности импульсов или наличии ложнык импульсов При восстановлении периодичности исследу емой последовательности импульсов в регистре сдвига 4 под действием тактовых импульсов автоматически восстанавливают с , сигналы О, и формирование сигнала Авари на выходе 11 устройства контрол прекращаетс . Отсутствие подключени многовходовых элементов И-НЕ 7 и 8 к первому разр ду реверсивного счетчика 1 исключает возможную ошибку отсчета за счет дискретного способа измерени временных интервалов. После окончани измерений двух последовательных временных интервалов и сн ти отсчета реверсивнь1й счетчик 1 устанавливаетс в исходное состо ние подачей на сбросовые входы всех его разр дов импульса , сформированного по заднему фронту импульса отсчета, и реверсивный счетчик 1 оказываетс пс(аготовленным ,к новому циклу измерений. Таким образом в данном устройстве, по сравнению с известным, достигаетс увеличение надежности работы и уменьшение веро тности ошибочных измерений. . Формула изобретени Уст ойство дл контрол импульсных последовательностей, содержащее реверсивный счетчик, первый элемент И, выхоп которого соединен с входом регистра сдвига , выходы которого подключены ко вхо- , дам второго элемента И, от л и ч а ю щ е е с тем, что, с целью увеличени надежности и уменьшени веро тности ршибсучньа измерений, в него введены программный блок, два многовходовык элемента И-НЕ и блок формирсймни импульса отсчета, выходы программного блока подключены ко входам реверсивного счетчика и блока формировани импупьсов отсчета, выход которого соединен с первым входом первого элемента И, тактовым входом регистра сдвига и входом сброса реверсивного счетчика, пр мые и инверсные выходы каждого разр да которого подключены соответственно к входам двух многовходовых элементов И-НЁ, выходы которых соединены со вторым и третьим входами первого элемента И. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № ЗО7522, кл. Н 03 К 21/34, 18.. 10 to the input element And, the output of which is connected to the input of the trigger and the first element And, the output of which is connected to the shift register directly and through the element NOT to the second element I and And, the other two inputs of which are connected to the source of the monitored signal and the trigger trigger, the installation input , the zero of which is connected to the output of the additional trigger, the input of which is connected to the output of the element OR, one. the input of which through the element I psdklyu- chen to the output of the shift register, and the second input is connected to the output of the counter, the input. which is connected to the output of the second element AND, and the output of the device is the output of the element OR. A disadvantage of the known device is that it has limited operational reliability and, as a result, the likelihood of a false determination of periodicity is significant. The aim of the invention is to increase the reliability of the device and reduce the likelihood of erroneous measurements. The goal is achieved by the fact that the first element AND whose output is connected to the input of the shift register, the outputs of which are connected to the inputs of the second AND element, additionally entered the program block, is included in the pulse sequence control device containing a reversible counter. , and a block of formation of a counting pulse, and the code of the program block is connected to the inputs of the reversible counter and the block of formation of counting pulses, the output of which is connected to the first input of the first element And an assembly input shift register and the reset input of down counter, straight and inverted outputs to dogo discharge which are respectively connected to the inputs of two AND elements mnogoyhodovk NOR | the outputs of which are connected to the second and third inputs of the first element I. The drawing shows a block diagram of a device for monitoring pulse sequences. The device contains a reversible counter 1, a source of 2 clock pulses, the first element And 3, the shift register 4, the second element And 5, software block 6, two multi-input elements AND-NOT 7 and 8, block 9 of forming reference pulses, source 10 of the monitored signal and The code of the device 11 which is the output of the second element AND S. The device operates as follows. The controlled sequence of pulses is fed to a software blb consisting of a four-way frequency divider and a decoder. The first pulse of the investigated sequence, allocated by software block 6, sets the reversible counter 1 to the forward counter mode (summation), the second pulse from software block 6 sets the reversible counter 1 to the counting mode (subtraction), the third pulse from software block 6 stops counting and (simultaneously it arrives at the block 9 of forming the counting pulses, where the count pulses are formed, the falling front of which is the resetting of the reversible counter 1 to the initial state. Both in forward and in turn The billing directions of the counting pulse are measured by comparing them with the period of clock pulses arriving at the second input of the reversible counter 1. At the moment the count pulses appear, the corresponding signals of equality or inequality of two successive signals are generated at the output of the first element And 3. periods of a controlled sequence of pulses. If these periods are equal, then the direct outputs of all the digits of the reversible counter 1 will be in the O position, and the output from the 7-NAND element associated with it WITS signal 1, the inverse outputs of all the bits of the reversible counter 1 will be in position 1, and the O signal 8 connected at the output of the AND-8 element connected to it. Thus, if there is an exact periodicity, the pulse sequence at the inputs of the first element And 3 to the time of reference will be signals 1 and O, respectively, and when a pulse of reference is sent (signal 1) to its third input, O will remain at the output, but if the sequence is non-periodic controlled, then at the time of reference to and inverse outputs of all bits of the down counter 1 okazhuts signals both equal to 1, and O, and therefore on both vssodah multi-input AND-NO elements 7 and 8 okazhuts signals equal to 1 ,, i.e. at the output of the first element And 3 at the time of reference for Wits signal i. The signals from the first element And 3 arrive at the input of the shift register 4, the clock pulses for which are the reference pulses. The shift register 4, together with the second element 5, serves to set the threshold of the control device both in terms of the number of period failures and in the number of false pulses of the monitored sequence. If there is a strict periodicity of the monitored pulse sequence, all O is recorded in shift register 4, and all 1 is in its absence. Element I 5, when the set threshold is exceeded, both in the number of period failures and in the number of false pulses, output 11 Avarious evidence of disturbance of the periodicity of the monitored pulse sequence or the presence of false pulses. When restoring the periodicity of the pulse sequence in the shift register 4 under the action of clock pulses automatically restore the signals O, and the formation of the Avariya signal at the output 11 of the monitoring device is stopped. The lack of connection of the multi-input elements NAND 7 and 8 to the first bit of the reversible counter 1 eliminates a possible reference error due to the discrete method of measuring time intervals. After the completion of measurements of two consecutive time intervals and the removal of the reference, the reversible counter 1 is reset to the reset inputs of all its bits of the pulse generated on the trailing edge of the reference pulse, and the reversible counter 1 becomes ps (prepared for the new measurement cycle. Thus, in this device, in comparison with the known, an increase in the reliability of operation and a decrease in the probability of erroneous measurements are achieved. sequences, containing a reversible counter, the first element And, the output of which is connected to the input of the shift register, the outputs of which are connected to the inputs of the second element I, from which, in order to increase reliability and decrease probabilities of measuring measurements, a program block is entered into it, two multiple inputs of the NAND element and a counting pulse forming unit, the outputs of the software block are connected to the inputs of the reversible counter and the counting impulse generating unit whose output is connected to the first input of the first element I, the clock input of the shift register and the reset input of the reversible counter, the forward and inverse outputs of each bit of which are connected respectively to the inputs of two multiple input AND AND elements, the outputs of which are connected to the second and third inputs of the first element I. Sources of information tie into account during the examination 1.Avtorskoe certificate of the USSR № ZO7522, cl. H 03 K 21/34, 18 ..
2.Авторское свидетельство СССР № 544121, кл. Н ОЗ К 5/19, 14.08.75.2. USSR author's certificate number 544121, cl. N OZ K 5/19, 14.08.75.