SU930319A1 - Устройство дл управлени переключением резерва - Google Patents

Устройство дл управлени переключением резерва Download PDF

Info

Publication number
SU930319A1
SU930319A1 SU792860637A SU2860637A SU930319A1 SU 930319 A1 SU930319 A1 SU 930319A1 SU 792860637 A SU792860637 A SU 792860637A SU 2860637 A SU2860637 A SU 2860637A SU 930319 A1 SU930319 A1 SU 930319A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
matrix
blocks
output
block
Prior art date
Application number
SU792860637A
Other languages
English (en)
Inventor
Евгений Сергеевич Горшков
Владимир Сергеевич Савватеев
Татьяна Михайловна Никифорова
Мирон Цуневич Штейнберг
Original Assignee
Предприятие П/Я В-2655
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2655 filed Critical Предприятие П/Я В-2655
Priority to SU792860637A priority Critical patent/SU930319A1/ru
Application granted granted Critical
Publication of SU930319A1 publication Critical patent/SU930319A1/ru

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

I
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  автоматичес- « кого вклрчени  в работу элементов резервированной системы.
Резервируе№лми элементами могут быть функционально законченные узлы, блоки аппаратуры, тракты, каналы св зи различного назначени  и .т.д. Так, например, в автоматизированных системах управлени  каналы передачи данных различного назначени  можно считать направлени ми работы каналов св зи, которые в свою очередь  вл ютс  резервируемыми элементами системы передачи данных.
Устройство мокет быть использовано дл  подключени  более приоритетных абонентов к каналам св зи лучшего качества.
Известно устройство дл  управлени  переключе1даем скольз щего резерва , содержащее элементы контрол  состо ни  основных и резервных .блоков.,
соединенные через коммутатор с матри- цей Элементов И-НЕ с числом строк, равным числу элементов контрол  состо ни  основных блоков, и с числом столбцов, р. числу элементов контрол  состо ни  резервных блоков, при этом выход i-ro элемента контрол  состо ни  основных блоков соединен с перв(1м входом каждого из элементов И-НЕ i-ой строки матрицы, выход j-ro элемента контрол  состо ни  резервных блоков соединен со вторым входом казкдого из элементов И-НЕ j-ro столбца матрицы, выход Ci,j)-ro элемента И-НЕ соединен с соответствуюIS щим входом коммутатора и с одним из .входов всех элементов И-НЕ i-ой строки и j-ro столбца матрицы. Это устройство осуществл ет включение в раЬоту резервных блоков вместо отказав20 ших основных блоков ll.

Claims (2)

  1. Недостатком ус трокства  вл етс  то, Что оно не способно pa3jm4aTb подключаемые блоки по степени их важ нрсти в обеспечении работоспособности системы и, в зависимости от сте пени ва хности вьшедшего из стро  ос новного блока, замещать его резервными блоками по степени их приоритетности . Из известных устройств автоматического резервировани  наиболее бли ким по технической сущности к данному изобретению  вл етс  устройство дл  управлени  переключением резерва , содержащее элементы управлени  подключением блоков, элементы контрол  состо ни  блоков, коммутатор и матрицу элементов И-НЕ с числом строк, равным числу элементов управлени  подключением блоков, и с числом столбцов, равным числу эле ментов контрол  состо ни  блоков, выход i-го элемента управлени  подключением блоков соединен с первыми входами элементов И-НЕ i-ой строки матрицы, выход j-ro элемента контро л  состо ни  блоков соединен со вто рыми входами элементов И-НЕ j-ro ст бца матрицы, выход (i, j)ro элемента И-НЕ соединен с соответствующим входом коммутатора и с одним из входов ка эдого из всех последующих элементов Н-НЕ i-ой строки и j-ro столбца матрицы. Устройство быть использовано дл  автоматического резервировани  аппаратуры и способно при исчерпании резерва вкл чать в работу вместо отказавших бло ков свободные основные блоки Г2. Недостатком устройства  вл етс  то, что оно не обеспечивает достаточную надежность резервированной системы, так как не способно различать элементы управлени  подключением блоков по степени их важности в обеспечении работоспособности сис темы и, в зависимости от степени важности направлений работы, подклю чать более приоритетные блоки дл  работы по более приоритетным направлени м . Это происходит потому, что номер включаемого в работу направлени  и номер подклк чаемого бло ка определ етс  случайными параметрами: чувствительностью и быстродей ствием элементов И-НЕ, помехами в соединительных цеп х и т.д. Цель изобретени  - повышение надехсности и расширение функциональных возможностей устрбйства. Поставленна  цель достигаетс  тем, что устройство дл  управлени  переключением резерва, содержащее элементы контроле} состо ни  блоков, элементы управлени  подключением блоков, коммутатор и матрицу элементов И-НЕ с числом строк, равным числу элементов управлени  подключением блоков и с числом столбцов, равным числу элементов контрол  состо ни  блоков, при этом выход i-ro элемента управлени  подключением блоков соединен с первыми входами элементов И-НЕ 1-ой строки матрицы, выход j-ro элемента контрол  состо ни  блоков соединен с вторыми входами элементов И-HEj -го столбца матрицы, выход (i, j)-го элемента И-НЕ соединен с соответствующим входом коммутатора и с одним из входов каждого из всех последующих элементов И-НЕ i-ой строки и j-ro столбца матрицы, содержит ключи дл  коммутаху и элементов И-НЕ в строках матрицы, через которые выход (i, j)-ro элемента И-НЕ соединен последовательно с одноименными входами всех предьщущих элементов И-НЕ i-ой строки матрицы и ключи дл  коммутации элементов И-НЕ в столбцах матрицы, через которые выход (i, j)-го элемента И-НЕ соединен последовательно с одноименными входами всех предыдущих элементов И-НЕ j-ro столбца матрицы. На чертеже приведена блок-схема устройства дл  управлени  переключением резерва дп  случа  подключени  трех блоков по трем направлени м. Устройство содергхит элементы контрол  1-3 состо ни  блоков, элементы управлени  4-6 подключением блоков, коммутатор 7 и матрицы элементов И-НЕ 8, ключи 9 дл  коммутации элементов И-НЕ 8 в строках матрицы и ключи 10 дл ,коммутации элементов И-НЕ 8 в столбцах матрицы. Число строк в матрице равно числу элементов управлени  4-6 (в данном случае трем), а число столбцов в матрице равно числу элементов контрол  1-3 (в данном случае также трем). Элементы контрол  1-3 контролируют соответственно состо ние блоков 11-13. Элементы управлени  4-6 производ т подключение блоков по направлени м 14-16 соответственно. Показанные на чертеже позиции 11-16 не вход т в состав устройства и приведены лишь дл  по снени  принципа работы. 59 На чертеже первый и второй подстрочные индексы у элементов И-НЕ 8 обозначают соответственно номер стро ки и номер столбца матрицы, на пересечении которых находитс  данный элемент И-НЕ 8. Первый и второй подстрочные индексы у ключей 9 и 10 указывают номер строки и номер столбца матрицы, на пересечение которых находитс  элемент И-НЕ 8, вход которого коммутирует данный ключ с выходом другого элемента И-НЕ 8, наход щегос  дл  ключей 9 на пересечении той же строки и столбца, номер которого обозначен третьим подстрочным индексом, а дл  ключей 10 - на пересечении того же столбца и строки мат рицы, номер которой обозначен также третьим подстрочным индексом. Дл  по снени  принципа работы уст ройства назначим следующую приоритетность блоков и направлений: направление 14 более приоритетно, чем равноприоритетные: направлени  15 и 16, блоки 11 и 12 равноприоритетн1 1, по более приоритетным, чем блок 13. Дл  обеспечени  такой приоритетности дол) быть замкнуты ключи 9-} , W 9з,1-$ f9z,fy %-3 0 3-5Усчройство при этих услови х работает следующим образом. При исправных блоках 11-13 сигнал логической 1 с выхода элементов контрол  1-3 каждого блока посту пает на вторые входы элементов И-НЕ 3 соответствующих столбцов матрицьл . При отсутствии требований вклю чени  в работу блоков (исходное состо ние ) с каждого элемента управлени  4-6 на первые входы элементов И-НЕ 8 соответствую11Ц1х строк матрицы поступает сигнал логического О. Поэтому на выходе каждого из элементов И-НЕ 8 присутствуют сигналы логи ческой 1, которые поступают на вхо ды коммутатора 7 и поэтому ни один из блоков 11-13 не включен в работу ни по одному из направлений 14-16. Яри по влении на выходе элемента управлени  4 сигнала логической 1 (запрос) и при наличии на вторых вхо дах элементов И-НЕ 8 первой строки матрицы сигнала логической 1,на выходе одного из них, например, элемента И-НЕ , чувствительность ил быстродействие котороговыше, по витс  сигнал логического О, который поступит насоответствукидий вход коммутатора 7. Исполнительное 9.6 устройство коммутатора 7 по этому сигналу осуществл ет включение в работу блока 12 по направлению 14. Одновременно сигнал логического О с выхода элемента И-НЕ 8 п поступает непосредственно на входы всех последующих элементов И-НЕ 8 первой строки и второго столбца матрицы, а через замкнутый ключ 9fi-(j- на вход элемента. И-НЕ S-i и исключает возможность переключени  этих элементов И-НЕ 8 в состо ние логического О на выходе. Таким образом, блок 12 не мо5хет быть больше включен в работу ни по какому другому направле нию, менее приоритетному, чем направление 14. Если ке после по влени  на выходе элемента управлени  4 сигнала логической I первым переключитс  в состо ние логического О на выходе элемента И-НЕ 8, то он не может наложить запрет на переключение элементов И-НЕ 8 и в состо ние логического О на выходе так как ключ .j разомкнут. Поэтому об зательно должен переключитьс  только один из элементов И-НЕ 8 или , которые через замкнутый ключ 9 (j могут накладывать взаимный запрет на переключение . Кроме того, оба они могут накладывать запрет на переключе1ше элемента И- НЕ . Таким образом, в работу по направлению 14 при всех исправных блоках может включитьс  только блок 11или блок 12. При по влении сигнала логической 1 на выходе одного из элементов управлени  5 или 6 (т.е. запроса на включение в работу от одного из равноприоритетных направлений 15 или 1б), например, на выходе элемента управлени  6 и при наличии сигнала логической 1 на выходе элементов контрол  Г и 3 (при условии, что блок 12включен в работу по направлению J. -- 141 произойдет переключение элемента, И-НЕ состо ние логического О на выходе. По вление сигнала логического О на выходе элемента И-НЕ 8л   наложит дополнительный запрет на переключение элемента ИНЕ SjiB состо ние логического О на выходе. Таким образом, блок 13, включенш 1Й в работу по направлению 15, уже не молсет быть включен в работу по равноприоритетному направлению 16. 7 При отказе блока 12, включенного в работу по самому приоритетному н правлению 14 (при условии, что блок 11 исправлен и включен в работу по направлению 16, а блок 13 включен в работу по направлению 15), на выходе элемента Н-НЕ п.о витс  сиг нал логической 1, так как на выхо де элемента контрол  2 по витс  сиг нал логического О. Сигнал логичес кой Г с выхода элемента через замкнутый ключ 9 (2 прикладываетс  к входу элемента II-TlE 8-, к всем остальным входам которого также при ложены сигналы логической 1, поэтому на выходе элемента И-НЕ 8-i по витс  сигнал логического 0 В результате блок 11 будет включен в работу по направлению 14. Сигнал ло гического о на выходе элемента И-НЕ 8 накладывает запрет на переключение элементов И-НЕ 8 первой Строки и первого столбца матрицы в состо ние логического О на выходе Поэтому блок 11 не может быть включен в работу по любому другому направлению , кроме направлени  14. Таким образом, дл  обеспечени  работы по направлению 16 нет незадействованного исправного блока. Ра бота по этому направлению быт обеспечена только в случае восстановлени  блока 12 или в случае освобождени  одного из блоков 11 или 13. При неисправном блоке 12 и при Отказе дополнительно блока 11 дп  работы по самому приоритетному направлению 14 включитс  блок 13. Работй по менее приоритетным направле ни м 15 и 16 в этом случае будет не возмох на. Если все ключи 9 и 10 поставить в разомкнутое состо ние,- как показа но на чертеже, то направление 14 и блок 11 будут самыми приоритетными, а направление 15 и блок 12 будут более приоритетными, чем, соответственно , направление 16. и блок 13. Если все ключи 9 и 10 поставить в замкнутое состо ние, то все направлени  и все блоки будут равнопри- оритетными и поэтому номер блока, включаемого в работу по любому из направлений, будет определ тьс  слу чайными параметрами: чувствительностью и временем срабатывани  элементов И-НЕ 8, помехами в соединительных цеп х и др. Если будут замкнуты только ключи 9, то все блоки 98 будут равноприоритетными. Если будут замкнуты только ключи 10, то равноприоритетными будут все направлени  работы блоков. Поэтому, измен   состо ни  ключей 9 и 10, можно получить различные комбинации приоритетности блоков и направлений, по которым могут работать эти блоки. Таким образом, устройство позвол ет подключать к более приоритетным направлени м более приоритетные блоки и автоматически поддер;хивать заданный подключени  блоков в процессе работы, что повьшает надежность работы резервированной системы . Кроме того, приоритетность направлений и блоков может быть оперативно изменена без изменений схемы устройства, что делает устройство удобным при эксплуатации. Это выгодно отличает предлагаемое устройство автоматического резервирова- iffln от известных устройств. Формула изобретени  Устройство дл  управлени  переклю .чением резерва, содержащее элементы контрол  состо ни  блоков, элементы управлени  подключением блоков , коммутатор и матрицу элементов И-НЕ с числом строк, равным числу элементов управлени  подключением блоков и с числом столбцов, равным числу элементов контрол  состо ни  блоков, при этом выход i-ro элемента управлени  подключением блоков соединен с первыми входами элементов И-НЕ i-й строки матрицы, выход j-ro Элемента контрол  состо ни  блоков соединен с вторыми входами элементов И-НЕ j-ro столбца матриИ-НЕ J-I цы, выход (i. i)-ro элемента И-НЕ ( . J)соединен с соответствующим входом коммутатора и с одним из входов каждого из всех последующих элементов И-НЕ j-и строки и j-ro столбца матрицы , отличающеес  тем, что, с целью повышени  надежности и расширени  функциональных возможностей устройства, оно содержит ключи дл  коммутации элементов И-НЕ в строках матрицы, через которые выход (i, j)ro элемента И-НЕ соединен последовательно с одноименными входами всех-предыдусщх элементов И-НЕ i-ой строки матрицы, и ключи дл  ком9 мутации элементов И-НЕ в столбцах матрицы, через которые выход (i, j)-ro элемента И-iIE соединен по.следовательно с одноименными входами всех предыдущ1х элементов И-НЕ j-го столбца матрицы. 9 Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 545985, кл. G Об F 11/00, 1974.
  2. 2.Авторское свидетельство СССР №703816,кл.С 06 F 11/00,1977( рототип)
SU792860637A 1979-12-26 1979-12-26 Устройство дл управлени переключением резерва SU930319A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792860637A SU930319A1 (ru) 1979-12-26 1979-12-26 Устройство дл управлени переключением резерва

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792860637A SU930319A1 (ru) 1979-12-26 1979-12-26 Устройство дл управлени переключением резерва

Publications (1)

Publication Number Publication Date
SU930319A1 true SU930319A1 (ru) 1982-05-23

Family

ID=20868339

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792860637A SU930319A1 (ru) 1979-12-26 1979-12-26 Устройство дл управлени переключением резерва

Country Status (1)

Country Link
SU (1) SU930319A1 (ru)

Similar Documents

Publication Publication Date Title
US4817094A (en) Fault tolerant switch with selectable operating modes
US4415973A (en) Array processor with stand-by for replacing failed section
US4417244A (en) Automatic path rearrangement for blocking switching matrix
US5198808A (en) Matrix switch apparatus with a diagnosis circuit having stand-by ports and reduced size matrix switching elements
US5357491A (en) Clock selection control device
EP0644664A2 (en) System for adapting characteristic of protection unit
SU930319A1 (ru) Устройство дл управлени переключением резерва
SU877548A1 (ru) Устройство дл управлени переключением резерва
SU703816A1 (ru) Устройство дл управлени переключением скольз щего резерва
SU1702434A1 (ru) Мажоритарно-резервированный интерфейс пам ти
US5473597A (en) Test circuit of multiplex equipment
SU1084802A1 (ru) Резервированна система
SU746526A1 (ru) Устройство дл управлени переключением скольз щего резерва
JPH10307603A (ja) データ伝送装置
SU637816A1 (ru) Резервированное трехканальное устройство
KR100307402B1 (ko) 다대다 경로 시스템의 단순 이중화시 데이터 절체 장치
SU1107127A1 (ru) Устройство дл управлени переключением скольз щего резерва
SU842774A1 (ru) Устройство дл обмена информацией
SU771656A1 (ru) Устройство дл ввода-вывода информации
SU1432580A1 (ru) Многоканальна система управлени распределением ресурсов в вычислительном комплексе
SU1709324A2 (ru) Устройство дл сопр жени
JP2735074B2 (ja) 冗長構成方式
SU1753478A1 (ru) Устройство дл сопр жени
SU568193A1 (ru) Устройство резервировани каналов
SU739536A1 (ru) Мажоритарно-резервированное устройство