SU877548A1 - Устройство дл управлени переключением резерва - Google Patents
Устройство дл управлени переключением резерва Download PDFInfo
- Publication number
- SU877548A1 SU877548A1 SU792861624A SU2861624A SU877548A1 SU 877548 A1 SU877548 A1 SU 877548A1 SU 792861624 A SU792861624 A SU 792861624A SU 2861624 A SU2861624 A SU 2861624A SU 877548 A1 SU877548 A1 SU 877548A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- logical
- input
- matrix
- elements
- blocks
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
(54) УСТРОЙС«ГВО УПРАВЛЕНИЯ ПЕРЕКЛЮЧЕНИЕМ РЕЗЕРВА
I
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл автоматического включени в работу элементов резервирЬванной системы. Резервируемыми- элементами могут быть функционально законченные узлы, блоки аппаратуры , тракты, каналы св зи различного назначени и т.п. В автоматизированных системах управлени каналы передачи данньк различного назначени можно считать направлени ми работы каналов св зи, которые в свою очередь вл ютс резервируемы-. ми элементами системы передачи данных . Устройство может быть использовано дл подключени более приоритетных абонентов к каналам св зи лучшего качества.
Известно устройство дл управлени переключением скольз щего резерва , содержащее коммутатор, соединенный с элементами контрол основных и резервных блоков через матрицу
элементов И-НЕ с числом столбцов, равным числу основных блоков и числом строк, равным числу резервных блоков . Устройство осуществл ет включение в работу по данному направлению вместо отказавшего основного блока исправный резервный блок ГО.
Однако устройство не способно при исчерпании резерва включать в работу свободные основные блоки, что приводит к снижению надежности работы резервированной системы.
Наиболее близким по технической сущности к предлагаемому вл етс устройство дл управлени переключением резерва, содержащее элементы управлени подключением блоков, элементы контрол блоков, коммутаторы и матрицу логических чеек с числом строк 1 , равным числу элементов управлени подключением блоков и числом столбцов j , равным числу элементов контрол блоков. Кажда логическа чейка матрицы содержит элемент И-НЕ, выход которого соединен с коммутатором . Выход V-ro элемента упра лени подключением блоков соединен с первым входом элемента И-НЕ логической чейки -1 -и строки первого столбца матригды, выход j -го элемента контрол блоков соединен со вторым входом элемента .И-НЕ логической чейки j -го столбца первой строки матрицы. Устройство может быть использовано дл автоматического резервировани аппаратуры и способно при исчерпании резерва включать в работу вместо отказавшихс блоков сво бодные основные блоки 2. Недосгатком устройства вл етс то, что оно не обеспечивает достаточ ную надежность резервированной систе мы., так как не способно различать блоки по степени их важности в обеспечении работоспособности системы и в зависимости от степени важности на правлений подключать более приоритет ные блоки дл работы по более приоритетным направлени м. Это происходи потому, что номер включаемого в работу направлени и номер подключаемо го блока определ ютс случайными пар метрами: чувствительностью элементов И-НЕ, помехами в соединительных цеп и т.д. Кроме того, в устройстве матрица логических чеек рассчитана на работу с определенным количеством блоков и направлений и не позвол ет увеличить их число, так как в этом случае необходимо вводить в матрицу новые св зи и примен ть элементы И-Н с увеличенным количеством входов. Цель изобретени - повышение надежности и расширение области приме нени устройства. Поставленна цель достигаетс тем, что в устройстве управлени пе . ключением резерва, содержащем элементы управлени переключением блоков , элементы контрол блоков,коммутатор и матрицу логических чеек числом строк, равным числу элементо управлени подключением блоков, и числом столбцов, равным числу элеме тов контрол блоков, причем кажда ; логическа чейка матрицы содержит элемент И-НЕ, выход которого соединен с коммутатором, выход -1 -го элемента управлени подключением блоко соединен с первым входом элемента И-НЕ логической чейки i -и строки первого столбца матрицы, выход j-го элемента контрол блоков соединен со вторым входом элемента И-НЕ логической чейки j-ro столбца первой строки матрицы, кажда логическа чейка матриць содержит два элемента И, первые входы которых соединены с выходом элемента И-НЕ, второй вход . первого элемента И соединен с первым входом элемента И-НЕ, второй вход которого соединен со вторым входом второго элемента И, выход первого элемента И (I, J)-й логической чейки соединен с первым входом элемента И-НЕ следующей логической чейки той же строки матрицы, выход второго элемента И (I, j)-илогической чейки соединен со вторым входом элемента И-НЕ следующей логической чейки того же столбца матрицы. На чертеже приведена блок-схема устройства дл переключени резерва. Устройство содержит элементы 1 и 2 управлени подключением блоков, элементы 3-5 контрол блоков, коммутатор 6 матрицы из логических чеек 7, элементы И-НЕ 8, первый и второй элементы И 9 и 10 направлени работы каналов 11-13, входы 14-16 резервируемых блоков . Элементы 1 и 2 управлени осуществл ют подключение блоков по направлени м 11-13. Элементы 3-5 контрол контролируют соответственно состо ние блоков по входам 14-16. Показанные на чертеже направлени 11-13 не вход т в состав устройства и приведены лишь дл по снени принципа за вл емого устройства. Устройство работает следующим об разом. Назначим следующую приоритетность блоков и направлений: направление 1I более Приоритетно, чем направление 12, блок по входу 14 более приоритетен , чем блок по входу 15, который, в свою очередь, более приоритетен, чем блок по входу 16. При отсутствии требований на включение блоков в работу (исходное состо ние) с выхода каждого элемента 1 и 2 управлени сигналы логического О поступают на. первые входы элементов И-НЕ 8 соответствующих сигналов логических чеек 7 первого столбца матрицы. ЕСЛИ все блоки исправны, то от каждого элемента 3-5 контрол поступает сигнал логической 1 на второй BXCW элемента И-НЕ 8 соответствующей-логической чейки 7 первой строки матрицы. В этом случае на выходах всех элементов И-FIE 8 присут-г ствуют сигналы логической 1, которые поступают на вторые входы элементов И 9 и 10 в своих логических чейках 7 и на коммутатор 6. На выхо дах всех первых элементов И 9 присут ствуют сигналы логического О, а на выходах всех вторых элементов И 10 сигналы логической 1. При по влении на выходе элемента 1 управлени сигнала логической 1 (Запрос) и при наличии на втором входе элемента И-НЕ 8 сигнала логической 1 (Блок исправен)-на выхо де последнего по вл етс сигнал логического О, который поступает на коммутатор 6 и на первые входы элементов И 9. и 10 этой же логической чейки 7. По этому сигналу исполнительное устройство коммутатора 6 включает в работу наиболее приоритетный блок по входу 14 по направлению 11, На выходе элементов И 9 и 10 первой логической чейки 7 первой строки матрицы по вл етс сигнал логического О. С выхода первого элемента И 9 этот сигнал поступает одновременно на первый вход элемента И-НЕ 8 и на второй вход первого элемента И 9 второй логической чейки 7 первой строки матрицы, далее через первый элемент И 9 второй логической чейки 7 на первый вход элемента И-НЕ 8 третьей логической чейки 7 и т.д. Сигнал логического О, поступа ющий на первые входы элементов И-НЕ 8 логических чеек 7 мен.ее приоритет ных блоков, в данном случае блоков по входам 15 и 16, залрещает подключение их в работу по данному направлению 1J . С выхода второго элемента И 10 первой логической чейки 7 первой строки матрицы сигнал логического О поступает на второй вход элемента- И-НЕ 8 менее приоритетного направлени J2, т.е. на вторую логическую чейку 7 первого столбца матрицы . Это приводит к запрету подключени более приоритетного блока по входу 4 в работу по менее приоритет ному направлению 12. На выходах элементов И 10 второй и третьей логичес ких чеек 7 первой строки матрицы пр этом присутствуют сигналы логической J, которые поступают на вторые вхо ды элементов И-НЕ 8 соответственно второй и третьей логических чеек 7 второй строки матрицы. Этот сигнал р решает подключение в работу свободных и .исправных блоков по входам 15 и 16 по менее приоритетному направлению, в данном случае направлению 12. При по влении на выходе элемента 2 управлени сигнала логической 1 (Запрос) этот сигнал поступает иа первый вход элемента И-НЕ 8 второй логической чейки 7 первого столбца матрИ15 1. Так как на втором входе элемента И-НЕ 8 данной логической чейки 7 присутствует сигнал логического О, иа его выходе будет сигнал логической 1, который поступает на первый вход первого элемента И 9 данной логической чейки 7. Вследствие этого сигнал логической 1 с элемеита 2 управлени поступает на первый вход элемента И-НЕ 8 следующей в этой строке логической чейки 7, Так как иа втором входе элемеита ИгНЕ 8 этой логической чейки 7 присутствует сигнал логической 1, то на выходе элемеита И-НЕ 8 второй логической чейки 7 второй матрицы по вл етс сигнал логического О, который поступает иа коммутатор 6, По этому сигналу исполнительное устройство коммутатора 6 включает в работу блок по входу J5 по направлению 12. Одновременно сигнал логического О с выхода элемента И-НЕ 8 второй логической чейки 7 второй строки матрицы поступает на второй вход первого элемента И 9 данной логической чейки 7, что запрещает прохождение сигнала Запрос в третью логическую чейку 7 второй строки матрицы. При выходе из стро блока, подключенного к какому-либо из направлений (в данном случае к направлени м 11 и 12), на второй вход элемента И-НЕ 8 соответствующей логической чейки 7 первой строки матрицы поступает сигнал логического О (Авари блока). При этом с помощью соединений между логическими чейками 7 соответствующей данному направлению строки матрицы происходит автоматическое подключение в ра боту по этому направлению исправного менее приоритетного блока, незан того в более приоритетном направлении (в данном случае блока по входу 16). Если этот исправный блок по входу 16 зан т в менее приоритетном направлении, то он освобождаетс из работы и подключаетс в работу по более приоритетному направлению. При
этом по менее приоритетному напрае лению включаетс в,работу свободный и исправный блок, имеющий меньший приоритет, чем блок,переключенный на более приоритетное направление.
Аналогичное переключение происходит при поступлении сигналов логического О (Авари направлени ) от любого из элементов I и 2 управлени , т.е. при выходе иэ стро одного из направлений 11 и 12.
Устройство позвол ет, не мен внутренних св зей, путем простого добавлени однотипных логических чеек к матрице или соединением нескольких матриц логических чеек увеличить количество обслуживаемых блоков и направлений. Дл этого дополни- те льлые логические чейки дл новых блоков (новых столбцов матриц) подключаютс к выходам первых элементов И последнего столбца матрицы, а дополнительные , логические чейки дл новых направлений (новых строк мат-. рицы) - к выходам вторых элементов И последней строки матрицы.
Таким образом, благодар тому, что предлагаемое устройство дл упралени переключением резерва позвол ет подключать к более приоритетному направлению более приоритетный исправный блок и автоматически поддерживать данный режим подключени блоков в процессе работы, повьшаетс надежность работы резервированной системы, а внутренн структура логических чеек расшир ет эксплуатациойные возможности устройства, так как позвол ет использовать предлагаемое устройство дл резервированных систем с неограниченным числом блоков и направлений.
Claims (1)
1. Авторское свидетельство СССР № 545985, кл, 6 06 F 11/00, 1974.
...Авторское свидетельство СССР № 703816, кл. G 06 F 11/00, 1977 (прототип),
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792861624A SU877548A1 (ru) | 1979-12-29 | 1979-12-29 | Устройство дл управлени переключением резерва |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792861624A SU877548A1 (ru) | 1979-12-29 | 1979-12-29 | Устройство дл управлени переключением резерва |
Publications (1)
Publication Number | Publication Date |
---|---|
SU877548A1 true SU877548A1 (ru) | 1981-10-30 |
Family
ID=20868817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792861624A SU877548A1 (ru) | 1979-12-29 | 1979-12-29 | Устройство дл управлени переключением резерва |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU877548A1 (ru) |
-
1979
- 1979-12-29 SU SU792861624A patent/SU877548A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1176359A (en) | Digital space division exchange | |
US4415973A (en) | Array processor with stand-by for replacing failed section | |
CA1225729A (en) | Fault-tolerant array of cross-point switching matrices | |
JPH03154544A (ja) | 分散制御型クロスポイント交換機 | |
SE434326B (sv) | Kopplingsanordning for en pulskodmoduleringsstation | |
KR940022848A (ko) | 반도체 메모리 | |
US4654784A (en) | Circuit arrangement for routing signals between a master-slave pair of controlling processors and several master-slave pairs of controlled processing units | |
JPS6244760B2 (ru) | ||
JPS6349959B2 (ru) | ||
SU877548A1 (ru) | Устройство дл управлени переключением резерва | |
US5581688A (en) | Tele- and data communication system | |
US5986572A (en) | Telecommunications switches | |
SU1617675A1 (ru) | Устройство управлени переключением резерва | |
US4048482A (en) | Arrangement for controlling a signal switching system and a method for using this arrangement | |
US4186277A (en) | Time division multiplex telecommunications switching network | |
SU930319A1 (ru) | Устройство дл управлени переключением резерва | |
SU746926A1 (ru) | Устройство управлени переключателем скольз щего резерва | |
SU703816A1 (ru) | Устройство дл управлени переключением скольз щего резерва | |
SU947864A2 (ru) | Устройство дл управлени переключением скольз щего резерва | |
SU1107127A1 (ru) | Устройство дл управлени переключением скольз щего резерва | |
SU1702434A1 (ru) | Мажоритарно-резервированный интерфейс пам ти | |
SU811264A1 (ru) | Устройство дл управлени переклю-чЕНиЕМ СКОльз щЕгО РЕзЕРВА | |
GB1133143A (en) | Improvements in or relating to supervisory arrangements for information transfer | |
SU849219A1 (ru) | Система обработки данных | |
SU1084802A1 (ru) | Резервированна система |