Claims (1)
ВХОДОМ блокировки распределител , а выход - с первым входом элемента ШТИ, второй вход которого соединен с имитационным входом распределител , а выход - с первым сигнальным входом элемента И-ИЛИ последнего разр да , выход I К-триггера последнего разр да соединён с первым сигнальным входом элемента И-И1П1 первого разр да , первый сигнальный вход каждого элемента И-11ПИ других разр дов соединен с клсодом I К-триггера соответствукзщего пре щлдущего разр да, тактошле входы I К-триггеров соединвш с шиной сишфониэации, а инверсные К-входеи I-входы с выходом элемента И-111Ш соответствующего разр да, вторые сигнальные входы элементов И7ИЛИ соедннеш с шиной управлени сдвигом , котора через первый элемент НЕ соединена с1первыми установочилш входами элемента Л-ШШ, второй установочный вход элемента И-ИПИ первого разр да соединен с входом посто нного сигнала, соединенного через второй элемент НЕ с вторыми установочными входами других элементов И-НЛИ П. Недостатком данного устройства вл етс его недостаточна помехозащищенность . . Так при работе данного устройства в услови х интенсивных сбоев (интенсивность сбоев по данным некоторых источников на один два пор дка вьцце интенсивности отка зов, когда сбои происход т одновременно в двух или трех каналах таким образом, что сбою подвергают триггеры в одноименных разр дах, данный сбой запоминаетс и с этого момента устройство функционирует неправильно (либо не вырабатывает вообще сигналов -на своих выходах пр сбое триггеров из единичного состо ни в нулевое, либо вырабатывает в серии более одного сигнала на выходах , при сбое из нулевого в единичное состо ние). Это снижает надежность работы устройства в услови х интенсивных помех. Цель изобретени - повыщение помехоустойчивости устройства. Поставленна цель достигаетс тем, что трехканальный резервирован ный распределитель импульсов,О содер жит по числу разр дов дополнительные инверторы, входы которых соединены с выходами соответствующих мажоритарных элементов, за исключением предпоследнего разр да, а выходы - с соответствующими входами эле мента ЗАПРЕТ. Это позволило повысить надежност работы устройства в услови х высокой интенсивности сбоев. На чертеже представлена блок-схе ма трекканального резервированного распределител импульсов. Трехканальный резервированный распределитель импульсов содержит в каждом канале 1 I К-триггеры 2,,- эл менты И-ИЛИ 3, шину синхронизации 4, мажоритарные элементы 5, дополнительные элементы НЕ 6, элемент 7 ЗАПРЕТ, элемент ИЛИ 8, первый и вто рой элементы НЕ 9 и 10, выходы 11 устройства, шину 12 управлени сдви гом, щину 3 посто нного сигнала, пр мые входы 14 элемента 7 ЗАПРЕТ, вход 15 блокировки, шину 16 имитаци мегхканальные выходы 17, межканальные входы 1 8 и 19 . 84 Соединение межканапьных выходов 17 и входов 18 и,19 каждого из каналов 1 произведено таким образом. что межканальный выход 17. каждого разр да первого канала 1 соединен с мeжкaнaль ым входом 18- соответствующего разр да второго канала 1 и с межканальным входом 19 соответствующего разр да третьего канала 1. Меж канальный выход 17- каждого разр да второго канала 1 соединен с межканальным входом 18 соответствующего разр да третьего канала 1 и с межканальным входом 19; соответствующего разр да первого канала 1. Межканальный выход 17 каждого разр да третьего канала 1 соединен с межканальным входом 18 соответствующего разр да первого канала 1 и с межканапьным входом 19. соответствующего разр да второго канала 1. Работу трехканального резервированного распределител импульсов рассмотрим в основном режиме его раоты и в режиме контрол . Шина 13 посто нного сигнала совместно с элементом НЕ 10 обеспечивает подачу посто нно сигналов соответствующих коду 10...О на первые входы вторых вентилей элементов И-ИЛИ 3 всех разр дов (1 в первый разр д и О в остальные разр ды). До включени в работу устройства на шинах 12 управлени сдвигом сигнал отсутствует, поэтому по вторым входам открыты только вторые вентили элементов И-ИПИ 3 и соответственно на выходах элементов И-ИЛИ 3 с второго по последний разр д сигналы отсутствуют, а на выходе элемента И-ШТИ 3 первого разр да сигнал присутствует . На шину 4 синхроимпульсов подаютс импульсы, синхронизирующие работу устройства, которые и записывают в IК-триггеры 2 исходное состо ние (единицу в первый разр д . и нули в остальные разр ды). Основна работа устройства происходит следующим образом. В исходном состо нии сигналы на ишне 12 управлени сдвигом, шине 15 блокировки и шине 16 имитации отсутствуют . Сигнал на шине 13 посто нного уровн присутствует вс-егда. На шину 4 синхроимпульсов всегда подаютс импульсы, синхронизирующие работу устройства (как в исходном состо нии , так и при основной работе устройства, а также при его про5 верках), Включение в работу устройства производитс подачей потенциального сигнала на шину 12 управлени сдвигом в паузе между двум импульсами на шине 4 синхроимпульсов который присутствует на прот жении всего времени работы устройства (отсутствие сигнала на шине 12 управлени соответствует состо нию выключено или исходному состо нию устройства, при этом не требуютс дополнительные цепи и сигналы установки распределител в исходное сос то ние) . Сигнал на шине 12 управлени сдвигом переводит распределитель импульсов в режим сдвига, при котором очередной импульс с шины 14 синхроимпульсов запишет в 1К-три гер 2 каждого разр да состо ние IКТриггера 2 предыдущего разр да, при чем, дл IК-триггера 2 первого разр да предыдущим разр дом вл етс IК-триггер 2 последнего разр да, т.е. во всех элементах И-11ПИ 3 первые вентили открыты, а вторые вентили закрыты. После записи единичного сигнала в I К-триггер 2 предпоследнего разр да в 1К-триггерах 2 остальных разр дов запоминаетс нулевое состо ние, поэтому на выходах I1 устройства (выходы мажоритар ных элементов З) сигналы отсутствуют во всех разр дах, кроме того предпоследнего, а на выходах всех дополнит ел , инверторов 6 выраба тываютс сигналы, которые, поступа на входы элемента 7 ЗАПРЕТ, обу славливают выработку сигнала на ег выходе и соответственно на в xoдe элемента ИЛИ 8, который поступает выход элемента И-ИЛИ 3 последнего разр да, пройд через его первьШ венткпь. Таким образом, установка в единичное состо ние IК-триггера 2 последнего разр да производитс при условии, что все 1К-триггеры 2, кроме предпоследнего разр да по два из трех наход тс в нулевом состо нии. Если при работе устройства происходит сбой в одном канале 1, то этот сбой за врем , не превышающее одного цикла распределител Сдвигаетс , но в последний разрйд н попадает, т.е. выталкиваетс . Если сбой происходит одновременно в одноименных разр дах в двух или в тре каналах таким образом, что во всех разр дах в IК-триггерах 2 будут при сутствовать нули, то на выходах 156 . всех дополнительных элементов НЕ 6 установ тс сигналы, с помощью которых произойдет включение IК-три1- гера 2 последнего разр да в единичное состо ние по импульсу с шиш 4 синхроимпульсов, аналогично включению его, когда сигнал присутствует в I К-триггере. 2 предпоследнего разр да , что соответствует выработке сигнала на выходе Ппредпоследнего разр да каждого канала 1. Если сбой происходит одновременно в одноименных разр дах в двух или в трех каналах таким образом, что более, чем в одном разр де на выходах 11 устройства вырабатываютс сигналы (включено более одного разр да I К-триггеров 2), то на выходах соответствующих дополнительных инверторов 6 сигналы будут отсутствовать до тех пор, пока единичный :сигнал не остаетс только на выходе 11 предпоследнего разр да и поэтому будет разрешена запись единичного состо ни -в I К-триггер 2 последнего разр да только в этом случае. Менее, чем за один цикл работы распределител в этом случае произойдет восстановление его работы. Контроль исправности элементов трехканального резервированного распределител импульсов при профилактических проверках происходит в три этапа с выработкой управл ющих сигналов на шинах 15 блокировки и шинах 16имитации. Так как отказ (обрыв или короткое замыкание) на любом входном или выходном выводах логических элементов устройства- в конечном счете парируетс мажоритарными элементами 5, сто щими на выходе устройства, то чтобы обеспечить 100% контроль исправности оборудовани необходимо проверку построить так, чтобы можно было по ка эдому входу каждого мажоритарного элемента задать переменный сигнал (О и 1) при посто нном нулевом сигнале по другому его входу и посто нном единичном сигнале по третьему его входу. При этом обнаружатс неисправности оборудовани (в том числе и мажоритарного элемента 5, св занного с входом мажоритарного элемента 5, на который подаетс переменный сигнал О и 1). Чтобы обнару сить все отказы в устройстве достаточно перебрать три комбинации управл ющих сигналов на шинах 15 и 16. Перебор этих комбинаций производитс при профилакти ческих проверках, при которых на пе вом этапе при перезаписи единичного сигнала из I К-триггера 2 последнего разр да в 1К-триггер 2 первого разр да , что соответствует окончанию сигнала на выходе 11 устройства в п следнем разр де, в первом канале 1 сигналы на шине 15 блокировки и шине 16 имитации не вырабатываютс . Во втором канале 1 вырабатываетс сигнал на шине 15 блокировки, блоки ру в дальнейшем установку в единич ное состо ние IК-триггера 2 послед- него разр да, что приводит к обнуле нию 1К-триггеррв 2 во всех разр дах , и не вырабатываетс сигнал на шине 16 имитации. В третьем канале I на шине 15 блокировки сигнал не вырабатываетс , а на шине 16 имитации выра батываетс сигнал, который, поступа на выход элемента ИЛИ 8, обеспечивает посто нно запись едини цы в I К-тригг.ер 2 последнего разр да , что приводит к установке в .единичное состо ние I К-триггера 2 во .всех разр дах. Таким образом, на всех входах мажоритарных элементов 5,соединенных с выходами I К-триггеров 2 второго канала 1 будув- присутствовать .нули на. всех входах мажорита;рных элементов 5, соединенных с выходами I К-триггеров 2 треть ГО канала 1 будут присутствовать единицы , а на входах мажоритарных элементов 5, соединенных с выходами . IК-триггеров 2 первого канала 1 и соответственно на их выходах и выходах 11 устройства будет циркулироват единичный сигнал, как и йо врем основной работы, при исправном оборудовании . Нарушение циркул ции сигнала на выходах 11 устройства сигнал зирует об отказе, после чего проверка прекращаетс . При нормальной циркул ции сигнала на выходах I1устройства на первом этапе проверки происходит переход к второму ее этапу, при котором по окончании сигнала на выходе 11 устройства в последнем разр де в перйом канале i на шине 15 блокировки сигна не вырабатываетс , а на шине 16 имитац 2И вьфабатываетс сигнал. Во втором канале 1 сигнал на шине 15 блокировки снимаетс , а на шине 16 имитации сигнал не вырабатываетс . В третьем канале сигнал вырабатываетс 188 на шине 15 блокировки и снимаетсй с шины 16 имитации. При этом как бы роль первого канала 1 переходит fto второму, роль второго канала 1 переходит к третьему, а роль третьего канала 1 переходит к первому каналу 1, При нормальной циркул ции сигнала на выходах 11 устройства на втором этапе проверки происходит переход к третьему eevэтапу, при котором , по окончании сигнала на выходе 11 устройства в последнем разр де, в первом канале 1 сигнал с шины 16 ийитации снимаетс и вырабатываетс сигнал на шине 15 -блокировки, во втором канале 1 с,игнал на шине 15 блокировки не вырабатываетс и вырабатываетс сигнал на шине 16 имитации , а в третьем кайале I снимаетс сигнал с шины 15 блокировки и не вырабатываетс сигнал на шине 16 имитации. При этом работа устройства происходит-аналогично работе на первом этапе проверки, причем роль первого канала 1 переходит к третьему , ропь второго канала 1 переходит к первому, а роль третьего канала 1 переходит к второму каналу 1. При нормальной циркул ции сигнала на выходах 11 устройства на третьем этапе проверки по окончании сигнала на выходе 11 устройства в последнем разр де сигналы на шинах 15 и 16 снимаютс и ycTpoficTBo переходит в обычный ре сим работы, . Таким образом, производитс 100%-ное обнаружение неисправностей в трехканальном резервированном распределителе импульсов, Формула изобретени Трехканальньй. резервированный распределитель импульсов по авт. св. I 798848, отличающийс тем, что, с целью повьшёни помехоустойчивости распределител , он содер хит по числу разр дов дополнительные .элементы НЕ, входы которых соединены с выходами соответствующих мажоритарных элементов, за исключением предпоследнего разр да, а выходы - с соответствующими входами элемента ЗАПРЕТ. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР №798848, кл. G 06 F 11/00, 1978 (прототип).The INPUT of the distributor blocking and the output - to the first input of the WIT element, the second input of which is connected to the imitation input of the distributor, and the output - to the first signal input of the AND-OR element of the last bit, the output I of the K-flip-flop of the last digit the first bit of the I-I1P1 element, the first signal input of each I-11PI element of other bits is connected to the I-K trigger and corresponding to the preceding bit, and the I and K-triggers of the I-K flip-flop connected to the signal input bus, and the inverse K-inputs I- inputs from the output of the I-111SH element of the corresponding bit, the second signal inputs of the I7IL elements are connected to the shift control bus, which through the first element is NOT connected to the first set inputs of the L-ShSh element, the second installation input of the I-IPI element of the first bit is connected to the input of a constant signal connected through the second element is NOT to the second installation inputs of other elements of the I-NLI P. The disadvantage of this device is its insufficient noise immunity. . So, during the operation of this device under conditions of intense failures (according to some sources, the intensity of failures is one to two orders of magnitude of failure rate, when failures occur simultaneously in two or three channels in such a way that triggers in the same-named bits, the failure is remembered and from this point on the device functions incorrectly (either it does not generate any signals at all - on its outputs if the triggers fail from one state to zero, or it generates more than one output signal in a series, in case of failure from zero to one state. This reduces the reliability of the device under conditions of intense interference. The purpose of the invention is to increase the noise immunity of the device. The goal is achieved by the fact that the three-channel redundant pulse distributor, O, contains, by the number of bits, additional inverters the inputs of which are connected to the outputs of the corresponding majority elements, with the exception of the penultimate bit, and the outputs with the corresponding inputs of the BAN item. This made it possible to increase the reliability of the device in conditions of high failure rate. The drawing shows a block diagram of a track channel redundant pulse distributor. The three-channel redundant pulse distributor contains in each channel 1 I K-triggers 2 ,, - AND-OR 3 elements, synchronization bus 4, majority elements 5, additional elements NOT 6, element 7 BAN, element OR 8, first and second elements NOT 9 and 10, device outputs 11, shift control bus 12, constant signal bus 3, direct inputs 14 of element 7 BAN, interlocking input 15, bus 16 simulating mech-channel outputs 17, inter-channel inputs 1 8 and 19. 84 Interconnection outputs 17 and inputs 18 and 19 of each channel 1 are connected in this way. that the inter-channel output 17. of each bit of the first channel 1 is connected to the inter-channel input 18 - the corresponding bit of the second channel 1 and with the inter-channel input 19 of the corresponding bit of the third channel 1. Inter channel output 17- of each bit of the second channel 1 is connected to the inter-channel input 18 of the corresponding bit of the third channel 1 and inter-channel input 19; the corresponding bit of the first channel 1. The inter-channel output 17 of each bit of the third channel 1 is connected to the inter-channel input 18 of the corresponding bit of the first channel 1 and the inter-channel input 19. the corresponding bit of the second channel 1. We consider the operation of the three-channel redundant pulse distributor in its main mode raoty and in control mode. Bus 13 constant signal together with the element NOT 10 provides a constant signal corresponding to the code 10 ... O at the first inputs of the second gate elements AND-OR 3 all bits (1 for the first bit and O for other bits). There is no signal on the tires 12, until the device is put into operation, therefore, the second inputs open only the second gates of the I-IPI 3 elements and, accordingly, at the outputs of the AND-OR 3 elements from the second to the last discharge, there are no signals, and the output of the I- The STI 3 of the first digit signal is present. On the bus 4 clock pulses, pulses are synchronized to the operation of the device, which also record the initial state (one in the first discharge and zero in the remaining bits) in the IK triggers 2. The main operation of the device is as follows. In the initial state, the signals on the shift control dial 12, the lock bus 15 and the tire 16 are missing. The signal on the bus 13 constant level is always present. The sync pulse bus is always supplied with pulses that synchronize the operation of the device (both in the initial state and during basic operation of the device, as well as during its verification). The device is activated by applying a potential signal to the shift control bus 12 between two pulses on the bus 4 sync pulses that is present for the entire duration of the device’s operation (the absence of a signal on the control bus 12 corresponds to the off state or the initial state of the device, and does not require with additional circuits and setting signals to the original distributor of the coc). The signal on the shift control bus 12 transfers the pulse distributor to the shift mode, in which the next pulse from the bus 14 of the clock pulses in 1K-three ger 2 of each bit, ICTRrigger 2 of the previous bit, and for the IK-trigger 2 of the first bit the previous bit is the IK-trigger 2 of the last bit, i.e. in all I-11PI 3 elements, the first valves are open, and the second valves are closed. After recording a single signal in the I K-flip-flop 2 of the penultimate bit in the 1K-flip-flop 2 of the remaining bits, the zero state is memorized, therefore, at the device outputs I1 (outputs of the majority elements C), there are no signals in all bits except the last one, and At the outputs of all add-ons, inverters 6, signals are generated that, arriving at the inputs of element 7 BANNER, cause the signal to be produced at its output and, accordingly, at the output of the element OR 8, which enters the output of the element AND-OR 3 of the last bit, pass through his first curtain. Thus, setting in the IK-flip-flop unit 2 of the last bit is performed under the condition that all 1K-flip-flops 2, except for the penultimate bit, two out of three are in the zero state. If during the operation of the device a failure occurs in one channel 1, then this failure during a time not exceeding one cycle of the distributor Shifts, but at the last discharge it hits, i.e. ejected. If the failure occurs simultaneously in the same-named bits in two or in the channels in such a way that all bits in the IK-flip-flops 2 have zeroes, then the outputs 156. of all additional elements NOT 6, the signals are established, with the help of which the IK-tri1-gera 2 of the last bit will be turned on in a single state by a pulse from the sync of 4 sync pulses, similar to switching it on when the signal is present in the I K-trigger. 2 penultimate bits, which corresponds to generating a signal at the output of the preceding bit of each channel 1. If a failure occurs simultaneously in the same-named bits in two or three channels in such a way that more than one bit at the outputs 11 of the device produces signals ( more than one bit of the I K-flip-flop 2 is turned on, then the outputs of the corresponding additional inverters 6 will not have a signal until a single one: the signal does not remain only at the output 11 of the penultimate last bit and therefore will be allowed The record of the single state is in the I K-trigger 2 of the last bit only in this case. In less than one operation cycle of the distributor, in this case, its operation will be restored. The control of the operability of the elements of a three-channel redundant pulse distributor during preventive checks occurs in three stages with the generation of control signals on the blocking tires 15 and the simulation tires 16. Since a failure (interruption or short circuit) at any input or output pins of the logic elements of the device is ultimately countered by the majority elements 5 at the output of the device, in order to ensure 100% health check of the equipment, it is necessary to build a check so that To each input of each major element, set a variable signal (O and 1) with a constant zero signal at its other input and a constant single signal at its third input. In this case, equipment malfunctions (including the majority element 5, associated with the input of the majority element 5, to which the alternating signal O and 1 is applied) are detected. To detect all the faults in the device, it is enough to go through three combinations of control signals on tires 15 and 16. These combinations are searched during preventive checks, in which at the first stage of rewriting a single signal from the I K-flip-flop 2 of the last bit in 1K - trigger 2 of the first bit, which corresponds to the termination of the signal at the device output 11 in the last bit; in the first channel 1 the signals on the lock bus 15 and the bus 16 of the simulation are not generated. In the second channel 1, a signal is generated on the blocking bus 15, further blocking the installation of the last bit of the IK flip-flop 2, which leads to zeroing of the 1K-flip-flop 2 in all bits, and no signal is generated at bus 16 imitation. In the third channel I on the blocking bus 15, no signal is generated, and on the simulation bus 16 a signal is generated which, arriving at the output of the element OR 8, continuously records the unit in the I-K-trigger 2 of the last bit, which causes to install in a single state I of the K-flip-flop 2 in all digits. Thus, at all inputs of the majority elements 5 connected to the outputs of the I K-flip-flops 2 of the second channel 1 there will be present on. all the entrances of the majority; pnyh elements 5, connected to the outputs of the I K-flip-flops 2, a third of the GO channel 1, there will be one, and at the inputs of the majority elements 5, connected to the outputs. IK-flip-flops 2 of the first channel 1 and, accordingly, at their outputs and outputs 11 of the device, a single signal will circulate, as well as the main operation time when the equipment is in good condition. Disturbance of the signal circulation at the device outputs 11 signals a failure, after which the test stops. During normal circulation of the signal at the device outputs I1, the first stage of the test proceeds to its second stage, at which when the signal at the device output 11 ends in the last discharge in the first channel i on the bus 15, no signal is generated, and on bus 16 imitation 2I Signal is aborted. In the second channel 1, the signal on the lockout bus 15 is removed, and on the simulation bus 16, no signal is generated. In the third channel, the signal is generated 188 on the lock bus 15 and removed from the simulation bus 16. In this case, the role of the first channel 1 passes fto to the second, the role of the second channel 1 goes to the third, and the role of the third channel 1 goes to the first channel 1. During normal circulation of the signal at the device outputs 11, the second stage of the test passes to the third stage. in which, after the termination of the signal at the output 11 of the device in the last bit, in the first channel 1 the signal from the bus 16 iitations is picked up and the signal on the bus 15 is blocked, in the second channel 1, the signal on the lock bus 15 is not generated and the signal is generatedon the imitation bus 16, and in the third i-I, the signal from the lock bus 15 is removed and the signal on the imitation bus 16 is not generated. In this case, the operation of the device takes place in the same way as the first test, the role of the first channel 1 goes to the third, the second channel 1 goes to the first, and the third channel 1 goes to the second channel 1. With normal signal circulation at the device outputs 11 at the third stage of testing, at the end of the signal at the output 11 of the device in the last discharge, the signals on buses 15 and 16 are removed and ycTpoficTBo goes into normal operation,. Thus, a 100% fault detection in a three-channel redundant pulse distributor, the Invention Three-channel, is performed. redundant pulse distributor by bus. St. I 798848, characterized in that, in order to increase the noise immunity of the distributor, it contains, by the number of bits, additional NOT elements whose inputs are connected to the outputs of the corresponding majority elements, with the exception of the last but one digit, and the outputs from the BANNER element. Sources of information taken into account in the examination 1. USSR author's certificate №798848, cl. G 06 F 11/00, 1978 (prototype).