SU922709A1 - Устройство дл синхронизации вычислительной системы - Google Patents

Description

Изобретение относитс  к вычисли- i тельной технике и может быть использовано дл  синхронизации вычислител-ьных систем.

Известно устройство синхронизации, .содержащее задающий генератор, выходц которого соединены с входами группы линий задержки, выходы которых соединены с входами блоков выработки синхросигналов, выходы блоков которых  вл ютс  выходами устройства Щ

Недостатком этого устройства  вл етс  то, что оно вырабатывает только две фазы синхросигналов С1 и С2, сдвинутые один относительно другого на половину такта вычислительной системы, т.е. невозможно эффективно использовать временные интервалы между фазами С1 и С2 дл  синхронизации блоковс различной глубиной комбинационной логики, что снижает быстродействие системы.

Наиболее близким техническим решением к изобретению  вл етс  -устройство , содержателе задающий генератор, выходы которого соединены соответственно с входами элементов задержки, выходы которых соединены соответст- венио с входами блоков выработки синхросигналов , каждый из которых содер-.

жит дешифратор, счетчик, селектор, группу элементов И, причем в каждом блоке выработки синхросигналов выход счетчика соединен с входом селектора и входом дешифратора, первый, второй, третий и четвертый выходы которого подключены к первым входам соответственно первого, второго, третьего и четвертого элемента И группы эле10 ментов И, первый и второй выходы селектора соединены с перЕЫми входами соответственно п того и шестого элемента И группы элементов И, а вторые входы элементов И и вход счетчика

15 каждого из блоков выработки синхросигналов соединены с выходом соответствующего элемента задержки первой группы, причем выходы группы элементов И каждого из блоков выработки

20 синхросигналов соединены с входами соответствующего элемента задержки второй группы, выходы которых  вл ютс  выходами устройства.

Устройство вырабатывает четыре фа25 зы синхросигналов, сдвинутых один относительно другого на Ift (где Т ц

длительность машинного такта синхронизируемой вычислительной системы) и на величину выбранной фиксированной

Claims (3)

1. 30 задержки 21 и З . . Недостатком данного устройства  вл етс  то, что сдвиг синхросигналов определ етс  величиной задержки посто нной дл  определенной конфигу ции блоков синхронизируемой вычисли тельной, системы. Это не позвол ет автоматически изменить частоту зада ющего генератора (и тем самым велич ну Тм и сдвиг синхросигналов один от носительно другого) в процессе вычислений в соответствии с решаемой задачей вычислительной системой дл  уменьшени  времени выполнени  команд . Цель изобретени  - повышение быст родействи  вычислительной системы.. Указанна  цель достигаетс  тем, что в устройство, содержащее задающий генератор, выходы которого соединены с входами элементов задержки выходы которых соединены соответственно с входами блоков выработки . синхросигналов, каждый из которых содержит первый счетчик, первый дешифратор , первый селектор, первую группу элементов И, причем в каждом блоке выработки синхросигналов выходы первого счетчика соединены с входами первого селектора и входами первого дешифратора, выходы которого соединены с первыми входами соответственно первого, второго, третьего и четвертого элементов И перво°й группы элементов И, пр мой и инверсный выходы первого селектора соединены с первыми входайи соответственно п того и шестого элементов И первой группы элементов И, дополнительно введены повторитель, элемент НЕ, втррой счетчик, второй дешифратор, второй селектор, втора  группа эле . ментов И, причем в каждом блоке выработки синхросигналов вход.блока выработки синхросигналов соединен со ответственно с входами повторител  и элемента НЕ, выход повторител  соединен с входом первого счетчика и с вторыми входами элементов И первой группы элементов И, выход элемента НЕ соединен с входом второго счетчика ,- с первьили входами элементов И второй группы элементов И, выходы второго счетчика соединены с входами второго селектора, второго дешифрато ра, выходы которого соединены соответственно с вторыми входами первого , второго, третьего и четвертого элементов И второй группы элементов И, пр мой и инверсный выходы второго селектора соединены соответственно с вторыми входами п того и шестого элементов И второй группы элементов и, выхода) элементов И первой и втррой групп элементов И соединены с выходами устройстваi Па фиг.1 изображена блок-схема устройства дл  синхронизации вычислительной системы; а фиг.2 - схема блока выработки синхросигналов; на фиг.З - временна  диаграмма синхрйдсигналов . Устройство содержит задающий генератор 1, элемент 2 задержки, блок 3 выработки синхросигналов, повторитель 4, элемент НЕ 5, счетчик б и 7, дешифраторы 8 и 9, селекторы10 и 11 и группы 12 и 13 элементов И. Устройство работает следующим образом . Задающий генератор 1 вырабатывает исходную последовательность синхросигналов , поступающую на входы элементов 2 задержки, служащих дл  выравнивани  синхросигналов на входах 14 блоков 3 выработки синхросигналов. . Эта исходна  последовательность.поступает на входы блоков выработки синхросигналов , в каждом из которых поступает на входы элемента НЕ 5, слу|Жащего дл  инверсии исходной последовательности , и повторител  4, служащего дл  выравнивани  исходной последовательности внутри блока выработки синхросигналов, с выхода которых последовательность импульсов поступает на входы первого и второго счетчиков б и 7, дел т исходную последовательность на четыре и каждый из которых позвол ет получить четыре сдвинутые на lUt сигналы длительностьюТ. Сигналы с счетчиков поступают на входам дешифрато- . ров 8 и 9, на выходе кгшдого из которых пoлs aютc  четыре сигнала длительностью Т, сдвинутые один относительно другого на , в совокупности с двух дешифраторов получают сигналы , сдвинутые на Ъ., длительностью ,с периодом Tjti. . . Сигналы с выходов счетчиков поступают также на входы селекторов дл  получени  сигналов, аналогичных сигналам с выходов дешифратора, но имею-i щих период jPoi, Сигналы с выходов дешифраторов и селекторов позвол ют управл ть первой и второй группами элементов И дл  получени  синхросигналов, имеющих длительность TJ и сдвинутых друг S т,, относительно друга на с периодом (синхросигналы на выkoдax 15-22 блока 3) и ЪУ (синхросигналы на выходах 23-26 блока 3). Период следовани  синхросигналов в ЭВМ определ етс  глубиной комбинационной схемы обрабатывающего устройства , т.е. арифметического устройства , в котором максимальна  глубина комбинационной схемы логических каскадов (логический каскад равен задержке одной интегральной схемы). Команды управлени  (условные и безусловные переходы, загрузки) дл  научных вычислительных задач имеют вес, 40%. Выполнение этих команд не требует использовани  сумматоров , и в ЭВМ эти команды выполн юто  в процессоре команд, что позвол ет уменьшить врем  выполнени  команд управлени  за счет сокращени  количества Т. В процессоре команд используютс  комбинационные схемы обработки, имею щие, в среднем, 2-3 логических каскада . Изменение периода следовани  синхросигналов (увеличение частоты задающего генератора автоматически в соответствии с выполн емой командой ) позвол ет уменьшить врем  выпол нени  команд управлени . Врем  выполнени  команд управлеНИН (условные и безусловные переходы загрузки и т.д.) определ етс  количеством периодов синхросигналов. Выполнение одной команды управлени  в известном устройстве занимает шесть тактов. При использовании автоматического изменени  частоты генератора и схем выработки синхросигналов врем  выполнени  одной команды управлени  составл ет 5,5 тактов, что позвол ет повысить производительнос выполнени  команд управлени  на 8%. Кроме увеличени  производительности ЭВМ изобретение позвол ет увеличить вычислительную мощность ЭВМ. При вычислении задач на ЭВМ возможно возникновение машинной ошибки обусловленной отказом аппаратуры или сбо ми в аппаратуре. Сигнал Машинна  ошибка перевод ЭВМ из режима Вычисление в режим Повторение. При выполнении режима Повторени многократно (до восьми раз) произво дитс  повторениевыполнени  команду на которой произошел сбой. Если команда не выполн етс , то требуетс  ремонт ЭВМ. При исполнении изобретени  имеет с  возможность после 8-кратного пов торени  понизить автоматически частоту задающего генератора и повторить режим Повторение. Понижение частоты позвол ет уменьшить возникновение сбоев, св занных с перекосом питани . Формула изобретени  Устройство дл  синхронизации вы ,числительной системы, содержащее за дающий генератор, выходы которого соответственно соединены с входами элементов задержки, выхода которых соединены соответственно с входами блоков выработки синхросигналов, каждый из которых содержит первый счетчик , первый дешифратор, первый селектор , первую группу элементов И, выходы первого счетчика соединены с входами первого селектора и первого дешифратора , выходы первого детаифратора соединены -соответственно с первыми входами первого, второго, третьего и четвертого элементов И первой группы элементов И, пр мой и инверсный выходы первого селектора соединены соответственно с первыми вхо-. дами ПЯТОГО и шестого элементов И первой группы элементов И, о т л и чающее с   тем, что, с целью повышени  йдстродействи , в каждый блок выработки синхросигналов дополнительно введены повторитель, элемент НЕ, второй счетчик, второй дешифратор , второй селектор, втора  группа элементов И, причем вход каждого блока выработки синхросигналов соединен соответственно с входами повторител  и элемента НЕ-, выход повторител  соединен с входом первого счетчика и с вторыми входами элементов И первой группы- элементов И,.выход элемента НЕ соединен с входом второго счетчика, с первыми входами элементов И второй группы элементов И, выходы второго счетчика соединены с входами второго селектора , второго дешифратора, выходы которого соединены соответственно с вторыми входами первого, второго, третьего и четвертого элементов И первой группы элементов И, пр мой и инверсный выходы второго селектора соединены соответственно с вторыми входами п того и шестого элемента И второй группы элементов И, выходы элементов И первой и второй групп элементов И соединены с выходами устройства . Источники информации, прин тые во внимание при экспертизе 1.Электронна  вычислительна  машина ЕС-1050. М., Статистика, 1976, с. 254.
2. 2.Авторское свидетельство СССР № 752314, кл. G Об F 1/04, 1978 (прототип ) .
3. 3.Королев Л.Н. Структуры ЭВМ и их математическое обеспечение. М., Наука, 1974, с. 92.

   /

   (pof 2

   17 W

   ч

   19 20 21 2223 242526Фиг .З