SU918129A1

SU918129A1 - Device for controlling thyristorized pulsed converter of electric railway vehicles

Info

Publication number: SU918129A1
Application number: SU782649228A
Authority: SU
Inventors: Генадий Михайлович Чиликин; Анатолий Яковлевич Калиниченко; Юрий Николаевич Кияшко
Original assignee: Всесоюзный Научно-Исследовательский Институт Вагоностроения; Днепропетровский Институт Инженеров Железнодорожного Транспорта Им.М.И.Калинина
Priority date: 1978-07-27
Filing date: 1978-07-27
Publication date: 1982-04-07

Description

Изобретение относитс к транспорту и может быть использовано дл управлени тиристорами импульсных преобразователей электроподвижного состава посто нного тока.The invention relates to transport and can be used to control thyristors of pulse converters of electric rolling stock of direct current.

Известно устройство дл управлени тиристорным нмпульсньп преобразователем электроподвижного состава, содержащее эадгиощий генератор, подключенный к первому тактовому счет ику , соединенному управл ющим выходом с одним из усилителей импульсов , а пр мыми и инверсными выходами триггеров этого счетчика - с 2 логическими входами дешифратора, выполненного на логическом элементе И, к другим 2f логическим входам которого подключен пр мыми и инверсными . выходами своих триггеров второй тактовый счетчик, соединенный входом с блоком управлени , и другой усилитель импульсов (1.A device for controlling a thyristor impulse converter of electric rolling stock is known. And, to the other 2f logical inputs of which are connected direct and inverse. the outputs of its triggers, a second clock counter connected by the input to the control unit, and another pulse amplifier (1.

Матрица дешифратора такого устройства формируетс из логических элементов И, содержащий 2п входов (п- разр дность счетчиков) , число которых зависит от структуры дешифратора , выходы которых собраны г(2п-1) входовой схемой ИЛИ. Такое построение дешифратора приводит кThe matrix of the decoder of such a device is formed from the logical elements And, containing 2p inputs (p-width of counters), the number of which depends on the structure of the decoder, the outputs of which are assembled by g (2n-1) input circuit OR. This construction of the decoder leads to

увеличению потребного количества элементов , габаритов, стоимости и к . снижению Нсщежности устройства в целом.the increase in the required number of elements, dimensions, cost and to. reduce the overall device.

Цель изобретени - упрощение устройства .The purpose of the invention is to simplify the device.

Цель достигаетс тем, что дешифратор выполнен на п /2 логических элементах И-ИЛИ-НЕ, входы каждого из The goal is achieved by the fact that the decoder is made on p / 2 logical elements AND-OR-NOT, the inputs of each of

10 которых соединены с пр мыми и инверсными выходами соответствующих триггеров первого и второго тактовых счетчиков, а выходы - с входами логического элемента И, подключенного 10 of which are connected to the direct and inverse outputs of the corresponding triggers of the first and second clock counters, and the outputs are connected to the inputs of the AND gate connected

15 выходом к другому усилителю импульсов.15 output to another pulse amplifier.

На чертеже представлена схема устройства дл управлени тиристорным импульсным преобразователем элек троподвижного состава.The drawing shows a diagram of a device for controlling a thyristor pulse converter of an electric rolling stock.

2020

Устройство содержит задающий генератор 1, подключенный к первому тактовому счетчику 2, соединенному управл ющим выходом с усилителем импульсов 3.The device contains a master oscillator 1 connected to the first clock counter 2 connected to the control output with a pulse amplifier 3.

2525

Пр мые и инверсные выходы триггеров 4-9 первого тактового счетчика 2 соединены с 2п логическими входами дешифратора 10, выполненного на логическом элементе И И ло30 гических элементах И-ИЛИ-НЕ 12-14,The direct and inverse outputs of the flip-flops 4-9 of the first clock counter 2 are connected to 2n logic inputs of the decoder 10, performed on the logic element AND AND 30 of the logical elements AND-OR-NOT 12-14,

в5Годы каждого из которых соединены пр мыми и инверсными выходами триггеров 4-9 первого тактового счетчика и триггеров 15-20 второго тактового счетчика 21, которвлй может быть выполнен реверсивным. Этот такТ9вый счетчик 21 соединен входом с блоком управлени 22.All 5 years of each of which are connected to the direct and inverse outputs of the triggers 4–9 of the first clock counter and the triggers 15–20 of the second clock counter 21, which can be made reversible. This meter 21 is connected to the control unit 22 by an input.

Ц&аифратор 10 подключен выходом к усилителю импульсов 23. Задающий генератор 1 непрерывно подает тактовые импульсы на первый тактовый счетчик 2, который приводит к изменению состо ний триггеров 4-9.The C & A 10 is connected by an output to the pulse amplifier 23. The master oscillator 1 continuously supplies clock pulses to the first clock counter 2, which leads to a change in the states of the flip-flops 4-9.

При изменении состо ни триггера 9 старшего разр да на усилитель импульсов 3 поступают импульсы с частотой работы триггеров преобразовател .When the state of flip-flop 9 is changed, the pulse amplifier 3 receives pulses with the frequency of the converter triggers.

На дешифратор 10 по пр мым и. инверсным выходам триггеров 4-9 непрерывно поступают сигналы в виде двоичного кода.On the decoder 10 on direct and. inverse outputs of the trigger 4-9 continuously receive signals in the form of a binary code.

Одновременно при поступлении от блока управлени 22 одного или нескольких импульсов на второй тактовый счетчик 21, тригге д 15-20 последнего займут :определенные состо ни , в соответствии с которш и двоичные коды поступают по пр мым и инверсным выходам триггеров 15-20 на другие входы элементов 12-14 дешифратора 10.At the same time, when one or several pulses are received from the control unit 22 to the second clock counter 21, the last 15-20 triggers will take: certain conditions, in accordance with the binary and binary codes, arrive through the direct and inverse outputs of the 15-20 triggers to other inputs elements 12-14 of the decoder 10.

Каждый логический элемент И-ИЛИ-Н -дешифратора 10 выполн ет функцию двухразр дной схемы сравнени двоичных кодов, которые совместно с логическим элементом И 11 дешифратора представл ют собой п -разр дную схему сравнени двоичных кодов, пбступающих на входы элементов 12-14 от двух счетчиков 2 и 21.Each logical element of the AND-OR-H decoder 10 performs the function of a two-bit binary code comparison scheme, which, together with the AND AND 11 decoder logic element, are a n-bit binary code comparison circuit of the binary inputs to the inputs of the 12-14 elements from two counters 2 and 21.

На выходе элементов И 11 по вл етс сигнал, который поступает на усилитель импульсов 23. На усилитель 23 поступают импульсы, сдвинутые относительно импульсов, следующих на At the output of elements 11, a signal appears, which is fed to the pulse amplifier 23. The amplifier 23 receives pulses shifted relative to the pulses that follow

усилитель 3, на величину, кратную периоду следовани импульсов задающего генератора. При этом изменение сдвига во времени в пределах периода следовани импульсов, поступающих на усилитель 23, происходит дискретно на величину периода следовани иМпульсов задающего генератора.amplifier 3, by a multiple of the pulse period of the master oscillator. In this case, a change in the time shift within the period of the pulse following, arriving at the amplifier 23, occurs discretely by the value of the period of the pulse and the pulses of the master oscillator.

Таким образом можно упростить дешифратор , повысить надежность, снизить габариты, стоимость устройства и потребл емую им мс дность.In this way, it is possible to simplify the decoder, increase reliability, reduce the size, cost of the device, and reduce its capacity.

Claims

1. USSR author's certificate I 366540, H 02 R 13/16, 1969 (prototype).