SU911462A1 - Адаптивный регул тор - Google Patents

Description

(ЗА) АДАПТИВНЫЙ РЕГУЛЯТОР

I

Изобретение относитс  к аналоговым устройствам автоматики и может быть использовано дл  управлени  нестационарными объектами, .например горнообогатительным оборудованием в услови х дрейфа его статических характеристик, вызванного изменением качества перерабатываемого сырь , и износом.

Известен адаптивный регул тор, содержащий пропорционально-инте1 рально-дифференциальный (ПИД) . регул тор с блоком самонастройки коэффициента усилени , реализующий линейный закон управлени  с перестраиваемым в зависимости от характеристик переходного процесса общим коэффициентом усилени  pj.

Недостатком эгого регул тора  вл етс  то, что в нем имеетс  только два фиксированных уровн  коэффициента усилени , что приводит к неэффективной , низкой точности его адаптации , вследствие чего системы автоматического управлени , построенные на базе этих регул торов, не удовлетвор ют требовани м, предъ вленным I к качеству переходного процесса.

Наиболее близким к предлагаемому  вл етс  регул тор, содержащий формирователь управл ющего воздействи , последовательно соединенные элемент сравнени , первый блок определени  модул , первый фильтр, первый диф10 ференциатор, второй блок определени  модул  и амплитудный детектор Zj.

Недостаток известного регул тора мала  точность и неудовлетворительное качество переходного процесса.

15

Цель изобретени  - повышение точности регул тора и улучшение качества формируемого переходного процесса.

Поставленна  цель достигаетс  тем, что регул тор содержитпоследо30 вательно соединенные ограничитель и второй масштабный блок, прследовательно соединенные логический блок и блок формировани  сигнала задержки и последовательно соединенные второй дифференциатор , третий блок определени  модул , второй фильтр, первый масштабный блок, сумматор, вычислитель, блок формировани  koэффициeнтa усилени  и блок умножени , выход которого соединен с входом формировател  управл ющего воздействи , первый вход с вторым входом вычислител ,подключенного третьим входом к выходу ампли тудного детектора, второй вход котору го соединен с первым входом логического блока, выходом блока формировани  сигнала задержки и вторым вхоДОМ блока формировани  коэффициента усилени  ,второй вход элемента сравнени  соединен со входом второго дифференциат(эра, выход второго фильтра соединен со вторым входом логического блока, третьим входом подключенного к выходу первого дифференциатора , выход элемента сравнени  соединен со вторым входом блока умножени , выход первого фильтра соединен со входом ограничител , выход первого масштабного блока соединен со вторым входом сумматора. На чертеже показана блок-схема помехозащищенного адаптивного регул тора . Регул тор содержит элемент 1 срав нени , к первому входу которого подключен задатчик 2, к выходу - вход первого блока 3 определени  модул  и первый вход блока t умножени , а второй вход через последовательно соединенные второй дифференциатор 5, третий блок б определени  модул  и второй фильтр 7 св зан с первым вхо-- .-- . - -.дом логического блока В-и входом пер вого масштабного блока 9 подключенного своим выходом к первому входу сумматора 10, выход которого соединен с третьим входом вычислител  11, а второй вход - через второй масштаб ный блок 12 св зан с выходом ограничител  13, подключенного своим входом к соединенным между собой вых ду первого фильтра 1, вход которого подключен к выходу первого блока 3 определени  модул , и входу первого дифференциатора 15, св занному своим выходом со вторым входом логического блока 8, а через последовательно соединенные второй блок 16 определени  модул  и амплитудный детектор 17 со вторым входом вычислител  11 , выход которого подключен ко второму

входу блока 18 формировани  коэффициента усилени , с первым входом которого св зан третий вход логического блока 8 и второй вход.амплитудного детектора 17, а через блок 19 формировани  сигнала задержки -выход логического блока 8; формирователь

Claims (2)

1. 20 управл ющего воздействи , ко входу которого подключен выход блока k умножени , второй вход кбторого соединен с выходом элемента Т сравнени , а первый вход св зан с выходом блока 18 формировани  коэффициента усилени  и первым входом вычислител  11. Регул тор работает следующим образом. Текущее значение выходного сигнала объекта управлени  х сравниваетс  на элементе 1 сравнени  с сигналом задатчика 2 х-х. В первом блоке 3 определени  модул  и первом фильтре 1 выдел етс «модуль отфильтрованного сигнала ошибки представл ющий собой разность текущего х и заданного х значений выходного сигнала объекта управлени . Первый дифференциатор 15 оценивает производную / f модул  сигнала ошибки /6/, а второй блок 16 определени  модул  совместно с амплитудным детектором 17 выдел ет максимальное значение модул  производной сигнала ошибки у. Как правило, сигнал, характеризующий объект управлени , нар ду с информацией о состо нии объекта содержит помеху. Дл  оценки параметров сигнала помехи второй дифференциатор 5, третий блок 6 определени  модул  и второй фильтр 7 оценивают модуль усредненного значени  производной выходного сигнала объ ,ёкта управлени . Величина Д со второго фильтра 7, умноженна  в первом масштабном блоке 9 на посто нный коэффициент k, складываетс  в сумматоре 10 с величиной - с первого фильтра I, умноженной на посто нный коэффициент kn во втором масштабном блоке 12. Сумма этих в.еличин, а также значение у поступают в вычислитель 11, который реализует вычисление текущего значени  коэффициента передачи адаптивного регул тора (f-f K i -lflKu п -;:-оп, где (Гц - предыдущее значение сГ59 Дл  повышени  надежности регул тора .в ограничителе 13 устанавливаетс  диапазон изменени  амплитуды сигнала ошибки, котора  может быть использована дл  вычислени  сГЛогический блок 8, представл ющий собой два последовательно, соединенных триггера, при достижении производной сигнала ошибки . нулевого значени  (при условии выхода перед этим значением t за пределы зоны нечувствительности регул тора) за пускает блок 19 формировани  сигнала задержки, который через выбранный промежуток времени формирует импульс , которому в блоке 18 формировани  коэффициента усилени  осуществл етс  сравнение записанного предыдущего ц и -текущего О-,, значений б, Этот же сигнал осуществл ет сброс старого значени  {Г в амплитуд ном детекторе 17 и возвращает логический блDk 8 в исходное состо ние. Если предыдущее значение сГр и отличаетс  от текущего cT-j., а это возможно в том случае, если не изменились параметры объекта управлени  (т.е. отношение /у), то ранее записанное и хранимое значение сГ сохран етс , присутствует на выходе блока 18 формировани  коэффициента усилени  и возвращаетс  в вычислитель 11 . На это же значение в блоке Ц умножени  умножаетс  сигнал ошибки б. Измерение значени  модул  сигнала ошибки / / через определенный промежуток времени после достижени  про изводной С сигнала ошибки f нуле вого -значени , (при условии выхода . перед этим значени  за пределы зоны нечувствительности) означает измерение величины /ё/ через некото рое врем  после достижени  сигналом ошибки своего максимального дл  теку щего переходного режима значени . В случае затухающего переходного процесса это позвол ет оценить скорость затухани , а следовательно, быстродействие объекта управлени . При уменьшении коэффициента передачи объекта уменьшаетс  его быстро . действие, увеличиваетс  отношение , а следовательно, увеличиваетс  коэффициент передачи регул тора о, формируемый в блоке 18 формировани  коэффициента усилени . И наоборот, при увеличении коэффициента передачи 26 объекта растет его быстродействие, уменьшаетс  отношение и, следовательно , уменьшаетс  УВ случае расход щегос  переходного процесса на выходе блока 18 формировани  коэффициента усилени  устанавливаетс  минимальное знамение коэффициента передачи регул тора, что позвол ет повысить степень устойчивости замкнутой системы управлени . Дл  компенсации вли ни  помехи в . выхбдном сигнале объекта управлени  на формируемый коэффициент передачи регул тора в вычислитель выражени  (1) вводитс  величина Д, характеризующа  уровень сигнала помехи.При по влении высокочастотной помехи увеличиваетс  величина у, т.е. знаменатель выражени  (1). Однако одновременное увеличение слагаемого в числителе этого выражени  компенсирует вли ние помехи на вычислительное значение аЛогический , блок .8 осуществл ет запуск блока 19 формировани  сигнала задержки после достижени  6 определенного выбранного уровн , т.е. выхода значени  за пределы зоны нечувствительности логического блока 8. При значительных величинах амплитуды сигнала помехи, возможны ложные срабатывани  логического блока 8, что приводит к установке нёоправданного значени  , т.е. значению коэффициента передачи регул тора, не соответствующего параметрам объекта управлени . Дл  устранени  возможности возникновени  подобной ситуации осуществл етс  коррекци  зоны нечувствительности регул тора (логического блока 8) в соответствии с уровнем сигнала помехи, дл  иего величина Л с выхода второго фильтра 7 подаетс  на первый вход логического блока 8 (на одно из плеч триггера, на второе плечо которого второй вход логического блока 8, поступает величина 6). С блока Ц умножени  произведение S поступает на формирователь 20. управл ющего воздействи , представл ющий собой стандартный ПИД-регу 1Ятор , который формирует выходной сигнал адаптивного регул тор с уметом параметров объекта управлени . i Таким образом, помехозащищенный адаптивный регул тор парирует вли ние изменени  параметров объекта упраелени  на замкнутую систему автома тического управлени  путем подстройки собственного коэффициента передачи независимо от параметров сигнала помехи. Применение, помехозащищенного адап тивного регул тора в существующих системах автоматического управлени  технологическим оборудованием обогатительных фабрик позвол ет повысить извлечение полезного компонента в концентрат на 0,5-0,6%. Формула изобретени  Адаптивный регул тор, содержащий формирователь управл ющего воздействи , последовательно соединенные элемент сравнени , первый ..блок определени  модул , первый фильтр,первый дифференциатор, второй блок определени  модул  и амплитудный детектор, отличающийс  тем, что, с целью повышени  точности регул тора , он содержит последовательно соединенные ограничитель и. второй масштабный блок, последовательно сое диненные логический блок и блок формировани  сигнала задержки и после-, довательно соединенные второй дифференциатор , третий блок определени  модул , второй фильтр, первый масштабный блок, сумматор, вычислитель.блок формировани  коэффициента усилени  и блок умножени , выход которого соединен с входом формировател  управл ющего воздействи , первый вход -. с вторым входом вычислител , подключенного третьим входом к выходу амплитудного детектора, второй вход которого соединен с первым входом логического блока, выходом блока формировани  сигна.ла задержки и вторым входом блока формировани  коэффициента усилени , второй вход сравнени  соединен с входом второго дифференциатора, выход второго фильтра соединен с вторым входом логического блока, третьим входом подключенного к выходу первого дифференциатора , выход элемента сравнени  соединен с вторым входом блока умножени , выход первого фильтра соединен с входом ограничител ,выход первого масштабного блока соединен с вторым в)одом сумматора. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР tSGSZe, кл. G 05 В 13/02, 197.
2. 2. Приборы и системы управлени . М., IS, tP 1, с. 5-9 (прототип).