Claims (2)
Устройство характеризуетс недостаточным йлстродействием за счет отсутстви в устройстве анализа времени установлени луча В начальную заданную точку на экране ЭЛТ. Оно не 3 может работать автономно сразу по получении минимально необходимой информации . Целью изобретени вл етс повышение быстродействи устройства. Поставленна цель достигаетс тем что в устройство, содержащее приемный регистр, входы которого соединен с шинами приема информации, а первый выход соединен со входом генератора временного интервала,один выход кото рого подключен ко входу первого интегратора , а другой - соединен со входом усилител подсвета, выход которого соединен с модул тором электронно-лучевой трубки, .катушки откло нени которого через усилитель откло нени луча подключены к выходу цифро аналогового преобразовател , второй выход приемного регистра через первы интегратор соединен со входами второ го интегратора, выходы которого подключены к цифроаналоговому. преобразователю , третий выход приемного регистра соединен с другим входом втор го интегратора, введены последовател но соединенные промежуточный регистр сумматор, счетчик с параллельной записью , дешифратор, а также элемент И Уриггер и элемент задержки, вход которого соединеи с шиной записи числа выходы второго интегратора соединены со входами статического регистра и сумматора, выход дешифратора соедине с одним из входов счетчика с параллельной записью триггера и генератор временного интервала, а выход тригге ра через элемент И соединен с другим входом счетчика, второй вход эле мента И подключен к шине счета импул сов, а вход триггера, третий вход сч чика и приемного регистра через элемент задержки соединены с входом записи промежуточного регистра и шиной записи числа. На чертеже представлена функцирнальна схема устройства (один канал вывода информации по одной из координат), Устройство содержит приемный регистр 1, первый интегратор 2, генератор 3 временного интервала, второй интегратор 4, цифроаналоговый преобразователь (ЦАП) 5, усилитель отклонени луча 6, усилитель подсвета 7, ЭЛТ 8, элемент задержки S, промежуточный регистр 10, сумматор 11, триггер 12, элемент И 13. счетчик с параллельной записью Н, дешиф 54 ратор 15, шина 16 смета импульсов, шина 17 записи числа, шины 18 приема информации, шина 19 обратной св зи. Устройство работает следующим образом . Общим дл обоих каналов вл етс генератор 3 временного интервала, усилитель 7 подсвета, ЭЛТ 8. Входна информаци с шины приема информации поступает на вход приемного регистра. Исходна координата изображени , записанна в регистре 1, поступает на вход первого числа интегратора и через ЦАП 5, усилитель отклонени луча 6 выводитс на экран ЭЛТ 8, но не подсвечиваетс . Эта исходна координата изображени может отличатьс в пределах экрана ЭЛТ 8 от предыдущей координаты точки на экране ЭЛТ 8. В зависимости от разности этих координат врем вывода начальной точки изображени на экране ЭЛТ 8 может быть разным и вычислено с целью уплотнени времени. Импульс записи по шине 17 записи числа записывает в промежуточный регистр 10код числа предыдущей информации, котора с выходов регистра 10 поступает на входы первого числа сумматора 11. На входы второго числа сумматора 11синхронно с задержанным импульсом шины 17 записи числа поступает код начальной координаты последующей информации , который вычитаетс из предыдущего числа, записанного в промежуточный регистр 10, что обеспечивает на выходе сумматора 11 абсолютную раз- ность двух чисел, котора в обратном коде записываетс в счетчик.1 задержанным импульсом записи. Задержанный импульс записи одновременно запускает триггер 12, дающий разрешение элементу И 13 на прохождение счетных импульсов, которые заполн ют код .счетчика Т от первоначально записанного значени до переполнени . Переполнение счетчика определ етс дешифраторомг , который вырабатывает импульс , запускающий генератор временного интервала 3 и одновременно обнул ющий счетчик и триггер 12, тем caNttsiM запреща дальнейший счет импульсов . Импульсом с выхода дешифратора 15 завершаетс вывод луча в исходную точку экрана ЭЛТ 8, при этом выдаетс разрешение на вывод информации на экран ЭЛТ от этой исходной точки. Таким образом, благодар вычисленной в сум маторе 11 разницы кодов предыдущей и последующей координат точки на экране ЭЛТ 8, в счетчике 1 с каждой новой поступившей координатой просчи тываетс врем необходимое на вывод луча из предыдущей точки в последующую исходную точку на экране ЭЛТ 8, тем самым врем вывода луча на экра™ не ЭЛТ 8 снижаетс до теоретически обосновачного, за счет чего повышаетс быстродействие устройства вывода информации в целом и эффективнее используетс внешнее вычислительное средство. Импульс с йыхода дешифрато ра 15 запускает генератор временного интервала 3, который вырабатывает па ку импульсов, пропорциональную коду длины лийии выводимой на экране ЭЛТ 8, записанному в статическом регистре К Эта вырабатываема в генераторе временного интервала 3 пачка импульсов разрешает суммирование в интеграторе 2 одиночного значени направ лени линии, записанного в статическом регистре 1 столько раз, сколько импульсов в пачке. Тем самым формируетс нарастающий в интеграторе 2 код длины линии, суммируемый в интеграторе 4 с кодом начальной координа ты линии. с выхода второго интегратора k суммарный код через ЦАП 5 и усилител отклонени луча 6 выводитс на экран ЭЛТ 8. Одновременно с выводом на экран ЭЛТ 8 информации осуществл етс подсчет ее через усилитель подсвета 7, св занный с ЭЛТ 8. По окончании выработки генератором временного интервала 3 .пачки импульсов длиной, соответствующей записанному коду длины линии в приемном регистре 1, генератор временного интервала 3 вырабатывает v мпyльc кон ца нарисовани линии, который поступает по шине 19 обратной св зи во внешнее вычислительное средство. По получении импульса с.шины 19 обратной св зи, соответствующего кон цу нарисовани фрагмента изображени внешнее вычислительное средство посылает новую информацию в устройство вывода информации. Предложенное устройство позвол ет повысить быстродействие и автономность как устройства, так и внешнего вычислительного средства, и рациональнее использовать машинное врем и оборудование внешнего вычислительного устройства. Формула изобретени Устройство дл вывода информации, содержащее приемный регистр, входы которого соединены с шинами приема информации, а первый выход соединен со входом генератора временного интервала , один выход которого подключен ко входу первого интегратора, а другой - соединен со входом усилител подсвета, выход которого соединен с модул тором электронно-лучевой трубки, катушки отклонени которого через усилитель отклонени лума подключены к выходу цифроаналогового преобразовател , второй выход приемного регистра через первый интегратор соединен со входами второго интегратора, выходы которого подключены к цифроаналоговому преобразователю , третий выход приемного регистра соединен с другим входом второго интегратора, отличающеес тем, 4то, с целью повышени быстродействи , в устройство введены/последовательно соединенные промежуточный регистр, сумматор, сметчик с параллельной записью, дешифратор , а также элемент И, триггер и элемент задержки, вход которого соединен с шиной записи числа, выходы второго интегратора соединены со входами статического регистра и сумматора , выход дешифратора соединен с одним из входов счетчика с параллельной записью, триггера и генератора временного интервала, а выход триггера через элемент И соедийен с другим входом счетчика, второй вход элемента И подключен к шине счета импульсов, а вход триггера, третий вход счетчика и приемного регистра через эле, задзржки соединены с входом записи про ежуточного регистра и шиной записи числа. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № А4рб6ч, «л. G 06 F З/и, 1973. The device is characterized by insufficient speed action due to the absence in the device of the analysis of the time of the establishment of the beam B to the initial given point on the screen of the CRT. It can not work autonomously immediately upon receipt of the minimum necessary information. The aim of the invention is to improve the speed of the device. The goal is achieved by the fact that the device containing the receiving register, the inputs of which are connected to the information receiving buses, and the first output is connected to the input of the time interval generator, one output of which is connected to the input of the first integrator, and the other is connected to the input of the backlight amplifier, output which is connected to the modulator of the cathode ray tube, the coil of which the bias is connected to the output of the digital to analog converter through the amplifier and the bias of the beam, the second output of the receiving register through the first and The integrator is connected to the inputs of the second integrator, the outputs of which are connected to the digital-to-analog one. to the converter, the third output of the receiving register is connected to another input of the second integrator, a sequentially connected intermediate register, an adder, a counter with a parallel record, a decoder, and an Urigger element and a delay element, whose input is connected to the write bus of the second integrator, are connected to the inputs of the static register and adder, the output of the decoder is connected to one of the inputs of the counter with parallel recording of the trigger and the time interval generator, and the output of the trigger through the And connection nen with another counter input, a second input of the element and connected to the bus account momenta and the trigger input, a third input receiving MF snip and register through a delay element connected to the input of the intermediate register write bus and record number. The drawing shows the functional diagram of the device (one channel for outputting information on one of the coordinates), the device contains a receiving register 1, the first integrator 2, a time interval generator 3, the second integrator 4, a digital-to-analog converter (DAC) 5, a beam deflection amplifier 6, a backlight amplifier 7, CRT 8, delay element S, intermediate register 10, adder 11, trigger 12, element AND 13. counter with parallel record H, decipher 54 rator 15, bus 16, estimate of pulses, bus 17, write number, bus 18, receive information, bus 19 feedback. The device works as follows. Common to both channels is the time interval generator 3, the backlight amplifier 7, a CRT 8. The input information from the information receive bus is fed to the input of the receiving register. The original image coordinate, recorded in register 1, is fed to the input of the first integrator and through the DAC 5, the beam deflection amplifier 6 is output to the CRT 8 screen, but is not highlighted. This initial image coordinate may differ within the CRT 8 screen from the previous coordinate of the point on the CRT 8 screen. Depending on the difference of these coordinates, the time for displaying the starting point of the image on the CRT 8 screen may be different and calculated for the purpose of time multiplication. The write pulse on the number write bus 17 writes to the intermediate register 10 a code of the number of previous information which from the outputs of register 10 goes to the inputs of the first number of the adder 11. The inputs of the second number of the adder 11 synchronously with the delayed pulse of the number write bus 17 receive the initial coordinate code of the subsequent information, which subtracted from the previous number written in the intermediate register 10, which provides the absolute difference of two numbers at the output of the adder 11, which is written to the counter in the reverse code. nnym recording pulse. The delayed write pulse simultaneously triggers the trigger 12, which permits the And 13 element to pass counting pulses, which fill the counter code T from the original recorded value to overflow. The overflow of the counter is determined by a decoder that generates a pulse, triggers the generator of time interval 3, and simultaneously triggers the counter and trigger 12, thus caNttsiM prohibiting further pulse counting. The pulse from the output of the decoder 15 terminates the output of the beam to the reference point of the screen of the CRT 8, and permission is given to output the information on the screen of the CRT from this starting point. Thus, due to the difference between the codes of the previous and subsequent coordinates of a point on the CRT 8 screen calculated in summat 11, counter 1 with each new coordinate received misses the time required to output the beam from the previous point to the next starting point on the CRT 8 screen, thereby The time taken to bring the beam to the screen of the non-CRT 8 decreases to theoretically justified, as a result of which the performance of the information output device as a whole is increased and the external computing facility is more efficiently used. The impulse from the output of the decoder 15 starts the generator of the time interval 3, which produces a pack of pulses proportional to the code of the length of the output displayed on the screen of the CRT 8, recorded in the static register K This pack of pulses produced in the time interval generator 3 allows the summation in the integrator 2 of a single direction value lazy lines recorded in a static register 1 as many times as the pulses in the packet. Thereby, an incrementing code in the integrator 2 for the line length is added, which is summable in integrator 4 with the code for the initial coordinate of the line. from the output of the second integrator k, the sum code through the D / A converter 5 and the beam deflection amplifier 6 is output to the screen of the CRT 8. Simultaneously with the information on the screen of the CRT 8, information is calculated through the backlight amplifier 7 associated with the CRT 8. After the generator has completed the time interval 3. The pulse packets with a length corresponding to the recorded code of the line length in the receiving register 1, the time interval 3 generator generates v mpil of the end of the drawing line, which is fed through the feedback bus 19 to an external computing device. Upon receipt of a pulse of the feedback bus 19, corresponding to the end of the drawing of the image fragment, the external computing means sends a new information to the information output device. The proposed device allows to increase the speed and autonomy of both the device and the external computing means, and it is more rational to use the machine time and equipment of the external computing device. The device for outputting information contains a receiving register whose inputs are connected to information receiving buses, and the first output is connected to the input of a time interval generator, one output of which is connected to the input of the first integrator, and the other output is connected to the input of the backlight amplifier, the output of which is connected with a cathode ray tube modulator whose deflection coils are connected to the output of a digital-to-analog converter through a deflection amplifier of the Lum, the second output of the receiving register through the first The integrator is connected to the inputs of the second integrator, the outputs of which are connected to a digital-to-analog converter, the third output of the receiving register is connected to another input of the second integrator, characterized in that, in order to improve speed, the intermediate register, adder, and estimator with parallel are entered / sequentially connected to the device. the record, the decoder, as well as the element And, the trigger and the delay element, the input of which is connected to the number record bus, the outputs of the second integrator are connected to the inputs of the static reg Istra and adder, the output of the decoder is connected to one of the inputs of the counter with parallel recording, the trigger and the time interval generator, and the trigger output through the element And is connected to another input of the counter, the second input of the element And is connected to the pulse counting bus, and the trigger input, the third input the counter and the receiving register through the ele, backrest connected to the input of the record about the daily register and the bus record number. Sources of information taken into account in the examination 1. USSR author's certificate number A4rb6ch, “l. G 06 F C / I, 1973.
2.Авторское свидетельство СССР № 423121, кл. G 06 F , 1971 (прототип ).2. USSR author's certificate number 423121, cl. G 06 F, 1971 (prototype).
77