Claims (3)
Изобретение относитс к вычислительной технике и может быть исполь зовано дл визуального исследовани формы переменной составл ющей однократных и периодических сигналов и их фоторегистрации. Известно устройство дл отображе ни информации, содержащее матричную индикаторную панель, горизонтал ные шины которой через первый дешифратор подключены к выходам блока пам ти, а вертикальные шины через в рой дешифратор к выходам счетчика, вход к-оторого соединен с выходом генератора импульсов 111. Недостатком известного устройства вл етс то, что в нем максимальное значение кода поступаю(цей информации ограничено величиной чис ла разложени матричной индикаторной панели по вертикали. Известно также устройство дл отображени информации, в котором введены схемы масштабировани и см щени между блоком пам ти и первым дешифратором, с помо1цью которых осуществл ют сдвиг выходного кода блока пам ти на т разр дов, что соответствует изменению масштаба, кратному 121 . Однако в этом устройстве выбор масштаба осуществл етс вручную после визуального исследовани отображаемой информации. Наиболее близким техническим решением к данному пред-ложению вл етс устройство дл отображени информации , содержащее матричную индикаторную панель, к горизонтальным шинам которой подключен первый дешифратор, к вертикальным - второй дешифратор, соединенный со счетчиком , блок пам ти,информационные входы которого подключены к входным шинам , коммутатор, выходы которого соединены со входами первого дешифратора, регистр сдвига, выходы которого соединены с управл ющими входами коммутатора и первой группой входов первого блока сравнени , генератор, сое диненный со входом счетчика и одним из входов блока совпадени , второй вход которого соединен с выходом пер вого блока сравнени , а выход - с та товым входом регистра сдвига, выходы сче1чика соединены с адресными входами блока пам ти. В этом устройс ве перва группа входов коммутатора соединена с выходами блока пам ти, информационные входы которого соединены со второй группой входов первого блока сравнени . Устройство осу ществл ет автоматический выбор масштаба в течение времени записи информации в блок пам ти J. Недостатком устройства вл етс низка точность отображени информации , обусловленна тем, что выбор масштаба в нем осуществл етс по мак симальному значению кода ординаты исследуемого сигнала. Точность отображени информации тем выше, чем ближе масштаб изображени к единице Чем больше максимальное значение кода ординаты исследуемого сигнала, тем больше масштаб отображени отличаетс от единицы. Но если минимал ное значение ординаты сильно отличаетс от нул , то при величину масшта ба, определ емом максимальным значением ординаты, исследуемый сигнал, отображаемый относительно нулевого уровн , искажен. Цель изобретени - повышение точности устройства. Поставленна цель достигаетс тем, что устройство дл отображени информации, содержащее матричную индикаторную панель, горизонтальные шины которой соединены с выходами первого дешифратора, вертикальные с выходами второго дешифратора, вход которого соединены с выходом счетчика , вход которого соединен с выходом генератора импульсов и коммутатор , выход которого соединен с вхо дом первого дешифратора, первый регистр , вход которого соединен с выходом элемента И, а выход с первым входом коммутатора и с первым входом первого блока сравнени , выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов блок пам ти, информационный вход которого соединен с входом устройства. а адресный вход - с выходом счетчика , содержит второй и третий блоки сравнени , второй и третий регистры, преобразователь кодов, сумматоры, причем первые входы в орого и третье го блоков сравнени и входы второго и третьего регистров соединены с входом устройства, выход второго регистра соединен с входом преобразовател кодов и вторым входом второго блока сравнени ,выход которого соединен с вторым входом второго регистра, выход третьего регистра соединен с первым входом первого сумматора и вторым входом третьего блока сравнени , выход которого соединен с вторым входом третьего регистра, выход преобразовател кодов соединен с вторыми входами сумматоров, выходы которых соединены соответственно с вторыми входами коммутатора и первого блока сравнени , первый вход второго сумматора соединен с выходом блока пам ти . На чертеже представлена структурна схема устройства отображени графической информации. Устройство содержит блок пам ти 1, первый дешифратор 2, матричную индикаторную панель 3, второй дешифратор 4, счетчик 5, генератор импульсов б, первый блок сравнени 7, элемент И 8, первый регистр 9, коммутатор 10, второй блок сравнени 11, третий блок сравнени 12, второй регистр 13, третий регистр lA, преобразователь кода 15, второй сумматор 1б, первый сумматор 17Устройство работает следующим образом . По внешнему сигналу Начальна установка масштаба, подаваемому на установочные входы первого 9, второго 13 и третьего Ц регистров,на их выходах устанавливаютс : на первом регистре 9 - код п-разр дного двоичного числа, значение которого соответствует числу дискретных значений разложени матричной индикаторной панели 3 по вертикали; на втором регистре 13 максимальное возможное значение кода п - разр дного двоичного числа; на третьем регистре Н нулевое значение кода. Это обеспечиваетс подачей сигнала Начальна установка масштаба на входы Установка О и Установка 1 соответствующих триггеров регистров 9,13,1. При этом коммутатор 10 по выходному коду первого регистра 9 производит подключение входов первого дешифратора 2 к младшим разр дам выходе второго сумматора 16. Такое подключение соответствует масштабу отображени 1:1, Теперь устройство готово к приему поступающей инй ормации, пре ставл ющей из себ последовательност кодов, соответствующих ординатам исследуемого сигнала. Блок пам ти 1 осуществл ет запись и хранение кодов , поступающих на вход устройстваСВход сигнала). Одновременно с записью поступающей информации в блок пам ти 1 прои водитс во втором блоке сравнени 11- сравнение каждого значени кода ординаты исследуемого сигнала с выходным кодом второго регистра 13. При этом, когда код ординаты исследуемого сигнала меньше выходного ко да второго регистра 13, на выходе второго блока сравнени 11 по вл ет с сигнал, поступающий на второй вход второго регистра 13 и устанавливающий на его выходах значение поступающего кода. В других случа х сигна л с выхода второго блока сравнени 11 отсутствует; в третьем блоке сравнени 12 - сравнение каждого зна чени кода ординаты исследуемого сиг нала с выходным кодом третьего регистра . При этом, когда код ординаты исследуемого сигнала больше выходного кода третьего регистра , на выходе третьего блока сравнени 12по вл етс сигнал, поступающий на второй вход третьего регистра 1А и устанавливающий на его выходах значение поступающего кода. В других случа х сигнал с выхода третьего блока сравнени 12 отсутствует; в первом блоке сравнени 7 - сравнение разности выходных кодов третьего и второго регистров 1 и 13, получае мой сложением пр мого кода третьего, регистра I с дополнительным кодом второго регистра 13, с выходным ко .;дом первого регистра 9. При этом, когда разность выходных кодов третье го и второго регистров и 13 меньш выходного кода первого регистра 9 на выходе первого блока сравнени 7 по вл етс сигнал, запрещающий прохождение импульсов, генератора импульсов 6 через элемент И 8 на тактовый вход первого регистра 9, который при этом не измен ет своего СОСТОЯНИЯ, и коммутатор 10 переключений не производит. Когда разность выходных кодов третьего и второго регистров 1 и 13 больше выходного кода первого регистра 9 на выходе первого блока сравнени 7 по вл етс . сигнал, разрешающий прохождение импульсов генератора импульсов 6 через элемент И 8 на тактовый вход первого регистра 9. Каждый импульс, пришедший на тактовый вход первого регистра 9 увеличивает значение выходного кода первого регистра 9 в два раза. По мере увеличени выходного кода первого регистра 9 наступает момент, когда его значение будет больше разносТи выходных кодов третьего и второго регистров 14. и 13, при этом на выходе первого блока сравнени по вл етс сигнал, запрещающий прохождение импульсов генераторов через элемент И 8 на вход первого регистра 9. К этому моменту значение выходного кода первого регистра 9 увеличено по сравнению с начальным в 2 раз, где m - число импульсов, пришедших на вход первого регистра 9. При этом коммутатор 10, управл емый выходным кодом первого регистра 9, производит сдвиг входов первого дешифратора 2 относительно выходов первого сумматора 1б на m разр дов, что соответствует масштабу отображени 1:2. Следующее значение разности выходных кодов третьего и второго регистров 1 и 13, которое наступает при приходе кода ординаты исследуемого сигнала, значение которого меньше или больше, соответственно выходных кодов второго или третьего регистров 13 и 1, сравниваетс с нопым значением выходного кода первого регистра 9. К моменту окончани записи последовательности кодов ординат исследуемого сигнала на выходах второго и третьего регистров 13и 1 соответственно устанавливаютс минимальное и максимальное значение кодов ординат исследуемого сигнала, а выходы первого дешифратора 2 оказываютс сдвинутыми относительно выходов второго сумматора 16 таким образом, что все коды, представл ющие собой разность между значени ми ордикат исследуемого сигнала и их минимальным значением, могут быть отображены на экране матричной индикаторной панели. Разность между значени ми ко дов ординат и минимальным значением кода ординаты исследуемого сигнала вычисл етс при воспроизведении путем сложени записанной в блоке пам ти 1 информации, представленной в пр мом коде, с выходным кодом второго рег истра 13, представленным в дополнительном коде.Воспроизведение за писанной в блоке пам ти 1 информации осуществл етс по сигналам генератор импульсов 6, поступающим на вход сче чика 5 и измен ющим его состо ние. При этом второй дешифратор 4 производит последовательное переключение вертикальных шин матричной индикаторной панели 3, осуществл тем самым развертку изображени по горизонтали. Одновременно по сигналам счетчика 5 производитс последовательный выбор кодов ординат исследуемого сигнала, хран щихс в блоке пам ти 1, которые, складыва сь с дополнительным кодом второго регистра 1 3 , в виде разности между значени ми кодов ординат и минимальным значением кода ординаты исследуемого сигнала поступают через коммутатор 10 на входы первого дешифратора 2, осущест вл ющего выбор соответствующей горизонтальной шины. При этом :9начение масштаба отображени остаетс посто нным в течение всего времени отображени и равным значению, установленному в процессе записи. Таким образом, по сравнению с известным , в котором выбор масштаба осуществл етс по максимальному значению кода ординаты исследуемого сиг нала и отображение производитс отно сительно нулевого уровн , в предлага мом устройстве выбор масштаба осущес вл етс по разности между максимальным и минимальным значени ми ординат исследуемого сигнала, а отображение производитс относительно уровн минимального значени кода ординаты ис следуемого сигнала. Разрешающа способность матричной индикаторной панели посто нна в пределах экрана и св занна с ней погрешность представ лени ординат тем меньше, чем больши размер по вертикали занимает сигнал на экране панели, а то тость отображени сигнала тем выше, чем ближе масштаб изображени к единице. Количественно повышение точности отображени в предлагаемом устройстве по сравнению с известным определ етс отношением масштабов,выбранных устройствами , т.е. отношением максимальной величины сигнала к величине его размаха. Например, если величина размаха сигнала в два раза меньше максимальной величины сигнала, то точ- ( ность отображени информации предлагаемым устройством в два раза выше точности известного устройства. Формула изобретени Устройство дл отображени информации , содержащее матричную индикаторную панель, грризонтальные шины которой соединены с выходами первого дешифратора, вертикальные - с выходами второго дешифратора, входы которого соединены с выходом счетчика , вход которого соединен с выходом генератора импульсОв, коммутатор, выход которого соединен с входом первого дешифратора, первый регистр, вход которого соединен с выходом элемента И, а выход с первым входом коммутатора и с первым входом первого блока сравнени , выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов ,блок пам ти,информационный вход которого соединен с входом устройства,а адреснь1й вход - с выходом счетчика ,.отличающеес тем, что, с целью повышени точности устройства, оно содержит второй и третий блоки сравнени , второй и третий регистры, преобразователь кодов, сумматоры, причем первые входы второго и третьего блоков сравнени и входы второго и третьего регистров соединены с входом устройства, выход второго регистра соединен с входом преобразовател кодов и вторым входом второго блока сравнени , выход которого соединен с вторым выходом второго регистра, выход третьего регистра соединен с первым входом первого сумматора и вторым входом третьего блока сравнени , выход которого соединен с вторым входом третьего регистра, выход преобразовател кодов соединен с вторыми входами сумматоров , выходы которых соединены со ответственно с вторыми входами коммутатора и первого блока сравнени , первый вход второго сумматора соединен с выходом блока пам ти. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР V 538380, кл. G Об К 15/18. The invention relates to computing and can be used to visually examine the shape of a variable component of single and periodic signals and their photo registration. A device for displaying information is known, which contains a matrix display panel, whose horizontal buses are connected to the outputs of the memory unit through the first decoder, and the vertical buses through the decoder to the outputs of the counter, are connected to the output of the pulse generator 111 to disadvantage. device is that in it the maximum value of the code is received (this information is limited by the amount of the decomposition of the matrix display panel vertically. It is also known a device for displaying information Scale and see schematics between the memory block and the first decoder, which are used to shift the output code of the memory block by m bits, which corresponds to a change in scale multiple of 121. manually after visual inspection of the displayed information. The closest technical solution to this proposal is a device for displaying information containing a matrix display panel, to the horizontal tires of which the first decoder is connected, the second decoder connected to the counter, the memory block whose information inputs are connected to the input buses, the switch whose outputs are connected to the inputs of the first decoder, the shift register whose outputs are connected to the control inputs of the switch and the first a group of inputs of the first comparison unit, a generator connected to the input of the counter and one of the inputs of the coincidence unit, the second input of which is connected to the output of the first comparison unit and the output to the current input register a shift sche1chika outputs coupled to address inputs of the memory block. In this device, the first group of inputs of the switch is connected to the outputs of the memory block, the information inputs of which are connected to the second group of inputs of the first comparison block. The device automatically selects the scale during the recording of information in the memory block J. A disadvantage of the device is the low accuracy of the information display, due to the fact that the selection of the scale in it is carried out according to the maximum value of the ordinate code of the signal under study. The accuracy of information display is the higher, the closer the image scale is to one. The larger the maximum value of the ordinate code of the signal under study, the larger the display scale differs from one. But if the minimum value of the ordinate is very different from zero, then when the magnitude of the scale is determined by the maximum value of the ordinate, the signal under study, displayed relative to the zero level, is distorted. The purpose of the invention is to improve the accuracy of the device. The goal is achieved by the fact that the device for displaying information contains a matrix display panel, the horizontal tires of which are connected to the outputs of the first decoder, vertical with the outputs of the second decoder, the input of which is connected to the output of the counter, the input of which is connected to the output of the pulse generator and the switch which output connected to the input of the first decoder, the first register, whose input is connected to the output of the element I, and the output to the first input of the switch and to the first input of the first block audio, the output of which is connected to the first input of the AND gate, a second input coupled to the pulse generator output memory unit having an information input coupled to an input device. and the address input with the output of the counter contains the second and third comparison blocks, the second and third registers, the code converter, adders, the first inputs to the first and third comparison blocks and the inputs of the second and third registers are connected to the input of the device, the output of the second register is connected with the input of the code converter and the second input of the second comparison unit, the output of which is connected to the second input of the second register, the output of the third register is connected to the first input of the first adder and the second input of the third comparison unit, output otorrhea connected to the second input of the third register, the output code converter is connected to the second inputs of adders, whose outputs are connected respectively to the second inputs of the first switch and the comparison unit, the first input of the second adder connected to the output memory unit. The drawing shows a block diagram of a graphic information display device. The device contains a memory block 1, a first decoder 2, a matrix display panel 3, a second decoder 4, a counter 5, a pulse generator b, the first comparison block 7, element 8, the first register 9, the switch 10, the second comparison block 11, the third block Comparison 12, second register 13, third register lA, code converter 15, second adder 1b, first adder 17 The device operates as follows. On the external signal the initial scale setting supplied to the installation inputs of the first 9, second 13 and third D registers, their outputs are set: on the first register 9 - the n-digit binary number code, the value of which corresponds to the number of discrete decomposition values of the matrix display panel 3 vertically; on the second register 13, the maximum possible value of the code n is the bit binary number; on the third register N zero value of the code. This is provided by sending a signal. The initial setting of the scale to the inputs is the installation of the O and the installation of 1 of the corresponding trigger registers 9,13,1. In this case, the switch 10, using the output code of the first register 9, connects the inputs of the first decoder 2 to the lower bits of the output of the second adder 16. This connection corresponds to the display scale of 1: 1. The device is now ready to receive incoming information, which is a sequence of codes corresponding to the ordinates of the signal under study. The memory unit 1 records and stores codes that are input to the device's input signal input). Simultaneously with the recording of the incoming information in the memory 1, the second comparison block 11 is compared to each value of the ordinate code of the signal under investigation with the output code of the second register 13. At the same time, when the ordinate code of the signal under study is less than the output code of the second register 13, the output The second comparison unit 11 receives a signal arriving at the second input of the second register 13 and setting at its outputs the value of the incoming code. In other cases, there is no signal from the output of the second unit of comparison 11; in the third block of comparison 12, the comparison of each value of the ordinate code of the signal under investigation with the output code of the third register. In this case, when the ordinate code of the signal under investigation is greater than the output code of the third register, the output of the third comparison block 12po is the signal arriving at the second input of the third register 1A and setting the value of the incoming code at its outputs. In other cases, the signal from the output of the third unit of comparison 12 is absent; in the first block of comparison 7 - a comparison of the difference between the output codes of the third and second registers 1 and 13, obtained by adding the direct code of the third, register I with the additional code of the second register 13, with the output code; the house of the first register 9. At the same time, when the difference the output codes of the third and second registers and 13 less than the output code of the first register 9 at the output of the first comparison block 7, a signal appears that prohibits the passage of pulses, the pulse generator 6 through the element AND 8 to the clock input of the first register 9, which does not change with oego state, and the switch 10 switches does not produce. When the difference between the output codes of the third and second registers 1 and 13 is greater than the output code of the first register 9, the output of the first comparison block 7 appears. the signal that permits the passage of pulses from the pulse generator 6 through element I 8 to the clock input of the first register 9. Each pulse that arrives at the clock input of the first register 9 doubles the value of the output code of the first register 9. As the output code of the first register 9 increases, there comes a time when its value is greater than the spacing of the output codes of the third and second registers 14. and 13, and a signal appears at the output of the first comparison unit that prevents the generator pulses from passing AND 8 to the input of the first register 9. At this point, the output code value of the first register 9 is increased 2-fold compared to the initial one, where m is the number of pulses arriving at the input of the first register 9. At the same time, the switch 10 controlled by the output code of the first regis pa 9 shifts the first input of the decoder 2 relative to the first adder 1b outputs m bits that correspond to the display scale of 1: 2. The next value of the difference between the output codes of the third and second registers 1 and 13, which occurs with the arrival of the ordinate code of the signal under study, the value of which is smaller or larger, respectively, the output codes of the second or third registers 13 and 1, is compared with the lower value of the output code of the first register 9. K the moment of the end of the recording of the sequence of ordinate codes of the signal under study at the outputs of the second and third registers 13 and 1, respectively, sets the minimum and maximum values of the ordinate codes of the investigated signal, and the outputs of the first decoder 2 okazyvayuts shifted relative to the outputs of the second adder 16 so that all the codes representing the difference between the values of the signal ordikat and their minimum value may be displayed on the screen of the matrix display panel. The difference between the values of the ordinate codes and the minimum value of the ordinate code of the signal under investigation is calculated during reproduction by adding the information recorded in memory 1, represented in the direct code, to the output code of the second register 13, represented in the additional code. in the information storage 1, signals are generated by a pulse generator 6, which is fed to the input of the counter 5 and changes its state. In this case, the second decoder 4 sequentially switches the vertical busbars of the matrix display panel 3, thereby scanning the image horizontally. At the same time, the signals of counter 5 produce a sequential selection of the ordinates of the signal under investigation, stored in memory 1, which, added to the additional code of the second register 1 3, as the difference between the values of the ordinates of the investigated signal is received through switch 10 to the inputs of the first decoder 2, which selects the corresponding horizontal bus. Herewith: the 9th scale value of the display remains constant throughout the entire display time and is equal to the value set during the recording process. Thus, in comparison with the known one, in which the scale is selected by the maximum value of the ordinate code of the investigated signal and the display is performed relative to the zero level, in the proposed device the choice of scale is made by the difference between the maximum and minimum values of the signal studied. and the mapping is performed relative to the level of the minimum value of the ordinate code of the signal under investigation. The resolution of the matrix display panel is constant within the screen and the error of the ordinate representation associated with it is smaller, the larger the vertical size is occupied by the signal on the panel screen, and the signal display rate is the higher, the closer the image scale is to one. The increase in the accuracy of the display in the proposed device compared to the known one is determined by the ratio of the scales chosen by the devices, i.e. ratio of the maximum signal magnitude to the magnitude of its scope. For example, if the magnitude of the signal amplitude is two times less than the maximum signal magnitude, the accuracy of displaying information by the proposed device is twice the accuracy of the known device. Formula for displaying information containing a matrix display panel whose horizontal buses are connected to the outputs of the first decoder, vertical - with the outputs of the second decoder, the inputs of which are connected to the output of the counter, the input of which is connected to the output of the pulse generator, switch, output D which is connected to the input of the first decoder, the first register, whose input is connected to the output of the element I, and the output to the first input of the switch and to the first input of the first comparison unit, the output of which is connected to the first input of the element I, the second input of which is connected to the output of the pulse generator , the memory block, whose information input is connected to the device input, and the address input - to the counter output, which is distinguished by the fact that, in order to improve the accuracy of the device, it contains the second and third comparison blocks, the second and third regis The code converter, adders, the first inputs of the second and third comparison blocks and the inputs of the second and third registers are connected to the input of the device, the output of the second register is connected to the input of the code converter and the second input of the second comparison block, the output of which is connected to the second output of the second register, the output of the third register is connected to the first input of the first adder and the second input of the third comparison unit, the output of which is connected to the second input of the third register, the output of the code converter is connected to the second bubbled inputs of adders, whose outputs are connected to a responsible second switch input and a first comparison unit, the first input of the second adder connected to the output memory unit. Sources of information taken into account in the examination 1. USSR author's certificate V 538380, cl. G About K 15/18.
2. Стол ров А. Н. и др. Индикатор 5 графиков на газоразр дной матричной панели. - Приборы и системы управлени , W 7, 1977, с. Ц2-ЦЦ, 2. Stolov, AN, and others. Indicator 5 graphs on a gas discharge matrix panel. - Instruments and control systems, W 7, 1977, p. Ц2-ЦЦ,
3. Авторское свидетельство СССР 717801, кл. G Сб К 15/18 (прототип).3. USSR author's certificate 717801, cl. G Sat K 15/18 (prototype).