Изобретение относитс к вычислител ной технике и мо)хет быть использовано в качестве задающего генератора в сис темах, синхронизируемых внешними устройствами . Известны управл емые генераторы синхроимпульсов, содержащие врем зада щий блок и элемент И. В данном генер торе осуществл етс программный переход на синхронную работу с внешним устройством . Однако вхождение в синхронизм происходит медленно, кроме того, во врем работы генератора невозможно осуществить коррекцию фазы. Известны управл емые генераторы синхроимпульсов, содержащие врем задаощий блок, элемент И, триггер и дополнительный элемент . Однако и в этом генераторе осуществл етс программный переход на синхронную работу с внешним устройством , т.е. программное устройство анализирует наличие импульсов синхронизации от внешнего устройства, вырабатывает сигнал Останов, который останавливает работу генератора. Через некоторое врем вырабатываетс сигнал Пуск, синфазный с сигналом внешней-синхронизации, который устанавливает триггер в 1, тем саMbtM запуска генератор. Дл работы прюграммного устройства затрачиваетс врем на обращение, считывание, сравнение и т.д. После запуска генератора через определенное врем возможно расхождение фаз сигнала внешней синхронизации и управл емого генератора , так как в общем случае частоты генератора и сигналы внешней синхронизации с абсолютной точностью не равны, а коррекци фазы в данном устройстве во врем работы генератора невозможна. Наиболее близким к предлагаемому вл етс управл емый генератор синхроимпульсов , содержащий элементы И-НЕ, И, НЕ, задержки, врем задающий блок, причем выход элемента задержки соединен с первым входом элемента И-НЕ, выход первого элемента НЕ соединен со входом элемента задержки, вход первого элемента НЕ и второй вход элемента И-НЕ соединены со входом управл емого генератора синхроимпульсов , выход второго элемента НЕ соединен с первым входом первого эле мента И, второй вход которого соединен с выходом элемента И-НЕ, а выход со входом врем задающего блока З. Цель изобретени - уменьшение вре мени вхождени в синхронизм. Поставленна цель достигаетс тем что в управл емый генератор синхроим пульсов, содержащий элементы И-НЕ, И НЕ, задержки,врем задающий блок, при чем выход элемента задержки соединен с первым входом элемента.И-НЕ, выход первого элемента НЕ соединен со входом управл емого генератора синхроимпульсов, выход второго элемента НЕ соединен с первым входом первого элемента И, второй вход которого соединен с выходом элемента И-НЕ, а выход - со входом врем задающего блока, дополнительно введен второй элемент И, выход которого сое динен со входом второго элемента НЕ, выход которого соединен с выходом управл емого генератора синхроимпуль сов , выход врем задающего блока сое,динен с первым входом второго элемента И, второй вход которого соединен с выходом элемента И-НЕ и вторым входом первого элемента И. На фиг. 1 схематически изображен управл емый генератор синхроимпульсов; на фиг. 2 - графики, по сн ющие работу генератора. Управл емый генератор синхроимпульсов содержит элемент И 1, врег м задающий блок 2, элемент И-НЕ 3, элемент f задержки, элемент НЕ 5, эл мент И 6 и элемент НЕ 7. Генератор работает следующим образом . При отсутствии сигналов синхронизации от внешнего устройства, на вхо дах элемента И-НЕ 3 и элемента НЕ 5 присутствует потенциал логической 1 или логического О. В случае логического О на выходе элемента И-НЕ устанавливаетс логическа 1. В случае присутстви на входах элементов И-НЕ 3 и элемента НЕ 5 логической 1, этот потенциал инвертиру сь на элементе НЕ 5 и пройд элемент 934 задержки t, также установит на входе элемента И-НЕ 3 логическую 1. Потенциал логической 1 на выходе элемента И-НЕ 3 замыкает цепь обратной св зи генератора, открыва элементы И 1, НЕ 7 и И 6. Генератор вырабатывает синхроимпульсы. колебаний импульсов синхронизации , где t - врем задержки , определ емое врем задающим блоком 2. В качестве врем задающего блока может быть применена лини зьдержки , кварцевый резонатор, делитель частоты, и т.д. При приеме информации от внешнего генератора, имеющего собственную систему синхронизации, на входе элемента НЕ 5 и на одном из входов элемента И-НЕ 3 по вл етс последовательность импульсов сигнала внешней синхронизации (фиг.2а). Пройд элемент НЕ 5, последовательность импульсов имеет вид, приведенный на фиг. 2 б. Элемент задерхчки Ц задерживает сигнал на врем равное времени задержки врем задающего блока 2. Вид сигнала после элемента k задержки показан на фиг. 2в. Результаты логического умножени сигналов (,б) на элементе И-НЕ 3 представлены на фиг.2 г. Рассмотрим работу устройства при приходе сигнала внешней синхронизации , который по фазе не совпадает с сигналом управл емого генератора (фиг.2д). Если бы сигнал синхронизации не пришел, то в момент времени tj (фиг.2д,е) произошел бы перепад потенциала на выходе элементов И 6 И i, НЕ 7. Однако этот перепад будет запрещен нулевым потенциалом навыходе элемента И-НЕ 3 Перепад произойдет раньше в момент времени t- на элементе И 1 (и промнвертируетс затем элементом НЕ 7) так как на его втором входе к моменту времени t будет положительный потенциал. В этом случае в известном генераторе перепад мог бы произойти только после окончани импульса на выходе элемента И-НЕ 3. Следовательно, момент входа в синхронизм задерх алс бы на половину такта. Сигналы на первом входе элемента И 6 и втором входе элемента И 1 всегда противофазны, следовательно , в какой бы момент времени не Пришел сигнал внешней синхронизации генератор сразу сфазируетс от передего фронта этого сигнала.The invention relates to a computing technique and can be used as a master oscillator in systems synchronized by external devices. Controllable clock pulse generators are known, which contain the time setting block and element I. In this generator, a software transition to synchronous operation with an external device is carried out. However, the entry into synchronism occurs slowly, in addition, during the operation of the generator it is impossible to carry out phase correction. Controllable sync pulse generators are known, which contain the time setting block, the AND element, the trigger, and the additional element. However, in this generator, a software transition to synchronous operation with an external device, i.e. A software device analyzes the presence of synchronization pulses from an external device, generates a Stop signal, which stops the operation of the generator. After some time, a Start signal is generated, in-phase with the external-synchronization signal, which sets the trigger to 1, and the CaMbtM start-up generator. The time it takes to access, read, compare, and so on is run by the programmer. After starting the generator after a certain time, the phases of the external synchronization signal and the controlled oscillator may diverge, since, in general, the generator frequencies and external synchronization signals are not exactly equal to absolute accuracy, and phase correction in this device during generator operation is impossible. Closest to the present invention, there is a controlled clock generator comprising AND NAND, AND, NOT, delays, a time master unit, the output of the delay element connected to the first input of the NAND element, the output of the first element NOT connected to the input of the delay element the input of the first element is NOT and the second input of the element is NOT connected to the input of the controlled clock generator, the output of the second element is NOT connected to the first input of the first element AND, the second input of which is connected to the output of the element IS NOT, and the output to the time Master unit. H. The purpose of the invention is to reduce the time to synchronization. The goal is achieved by the fact that in a controlled sync pulse generator, containing NANDY, NAND elements, delays, time, a master unit, the output of the delay element is connected to the first input of the element. NOW, the output of the first element is NOT connected to the control input clock generator, the output of the second element is NOT connected to the first input of the first element AND, the second input of which is connected to the output of the NAND element, and the output to the input of the time of the master unit, the second element AND whose output is connected to the input v The HE element, whose output is connected to the output of a controlled clock generator, the output time of the master unit is soy, is connected to the first input of the second element AND, the second input of which is connected to the output of the NAND element and the second input of the first element I. In FIG. 1 shows schematically a controlled clock generator; in fig. 2 - graphs that show how the generator works. The controlled clock generator contains an AND 1 element, a driver unit 2, an AND-NO element 3, a delay element f, a NOT element 5, an And 6 element and a NOT element 7. The generator operates as follows. In the absence of synchronization signals from an external device, the inputs of the AND-HE 3 element and the HE 5 element do not have the potential of logical 1 or logical O. In the case of logical O, a logical 1 is set at the output of the IS-NOT element. NOT 3 and the element NOT 5 logical 1, this potential is inverted on the element NOT 5 and the delay element t passed through the element 934 will also set the logical 1 at the input of the element AND-NOT 3. The potential of the logical 1 at the output of the element AND-NOT 3 closes the feedback loop zi generator opening elements s 1 AND NOT AND 7 and 6. The generator produces clock pulses. oscillations of synchronization pulses, where t is the delay time determined by the time of the driver unit 2. As the time of the driver unit, a delay line, a crystal, a frequency divider, etc. can be used. When receiving information from an external oscillator with its own synchronization system, a pulse sequence of the external synchronization signal appears at the input of the NOT 5 element and at one of the inputs of the NAND element 3 (Fig. 2a). Having passed the element NOT 5, the sequence of pulses has the form shown in FIG. 2 b. The sub-element Q delays the signal by a time equal to the delay time of the driver unit 2. The signal type after the delay element k is shown in FIG. 2c. The results of the logical multiplication of signals (, b) on the element AND-NOT 3 are presented in Fig. 2 g. Consider the operation of the device when the external synchronization signal arrives, which in phase does not coincide with the signal of the controlled oscillator (Fig. 2e). If the synchronization signal did not come, then at time tj (figd, e) there would be a potential drop at the output of the elements AND 6 AND i, NOT 7. However, this difference would be prohibited by a zero potential at the output of the element AND-NOT 3 The difference will occur earlier at time t-on element I 1 (and then NOT 7 is promoted to be inverted), since at its second input by time t there will be a positive potential. In this case, in a known generator, the differential could occur only after the end of the pulse at the output of the element NAND 3. Consequently, the moment of entering the synchronization would be half the time in the clock. The signals at the first input of the element 6 and the second input of the element 1 are always out of phase, therefore, at whatever point in time the external synchronization signal arrives, the generator is immediately phased from the leading edge of this signal.
Предлагаемый генератор синхроимпульсов обеспемивает меньшее врем входа в синхронизм.The proposed sync pulse generator provides shorter sync acquisition times.