SU879609A2 - Цифровой синтезатор функций - Google Patents

Description

(54) ЦИФРОВОЙ СИНТЕЗАТОР ФУНКЦИИ

I

Изобретение относитс  к oGjiacrvi автоматики , а именно, к электронным устройствам , предназначенным дл  работы в контуре управлени  прочностными испытательными установками.

В основном изобретении по авт. ев, № 596977 описан цифровой синтезатор функций, и.спользуемый дл  работы в контуре упрэмгени  .прочностными испытательными установками. Этот цифровой синтезатор вырабатывает аналоговые управл ющие сигналы синусоидальной. пилообразной и трапецеидальной формы, а также сложнофункциональные аналоговые сигналы , измен ющиес  по програмлге от электронной вычислительной машины ЭВМ, Кроме того, данный синтезатор функции позвол ет измен ть амплитуду, форму и фазу выходных аналоговых управл ющих сигналор дл  каждого независимого функционального канала управлени .

Данный синтезатор функций содержит формирователь серий имлульсов, вход которого  вл етс  входом задающей частоты

.синтезатора, а выходы через блок формировани  комбинаций серий икшульсов coe-j динены с соответствующими одноименными входами блока выборки серий импульсов , управл ющие входы которого подключены к соответствующим утфавл юшим вы. ходам программного блока, первый управл ющий вход которого подключен к одног1менном .у выходу формировател  серий WMпульсов , а второй - к выходу режима ре10 гистра режима.

Выход блока выборки серии ит отульсов через схему И, к второму входу которой подключен выход Пауза регистра режима , соединен со вторым формтфователем

15 серий г1мпульсов, служащим дл  H3Mejieни  амплитуды выходных аналоговых сигналов . Выходы второго формировател  серий и шульсов соединены с одноименными входами всех ф нкциональных каналов, вхо20 ды реверса которых объединены и подключены к однот-гменному выходу программного блока, а выходы  вл ютс  функциональными выxoдa ra синтезатора. 38 Кажаый функциональный канал имеет свой блок выбора серий имлульсов, сумматор серий им1тульсов, сглаживающий фильтр, реверсивный счетчик, цифро-аналоговый преобразователь, а также регистр записи и хранени  амплитуды, входы задани  амплитуды фазы и номера канала которого  вл ютс  соответствующими входами функционального канала, а выходы соединены с управл ющими входами блока выборки серий импульсов, входы последовательностей импульсов которого подключе ны к одноименным входам функционального канала, а выходы - к одноименным входам сумматора, серий импульсов, выход ко торого через сглаживающий фильтр соединен со счетным входом реверсивного счет чика, вход реверса которого подключен к одноименному входу функционального канала , а выход соединен со входом цифро-ана логоБого преобразовател , выход которого  вл етс  выходом функционального канала. Недостатком данного синтезатора  в- л етс  то, что при неправильном задании кода амплитуды или фазы могут произойти резкие скачки амплитуды выходных аналоговых сигналов, которые могут привести к аварии при проведении испытаний. Так, например, гфи задании кода a шлитуды больше 1ОО%, при котором реверсивный счетчик заполнитс  раньше, чем гфидет сигнал реверса, переключающий сложени  на режим вычитани , про изойдет сброс счетч1жа в йулевое состо ние . При этом произойдет скачок амплиту ды выходного аналогового сигнала из максимума в мгшимум, что может гфивести к аварии при проведении прочностных испытаний . Если же при нулевом коде на таыходах реверсивного счетчика на регистр записи и хранени  амплитуды . подать код О, а сигнал фазы Ч 1, что соответствует режиму вычиташг , то при отсутствии защиты произойдет скачок амплитуды выходного аналогового сигнала из мин 1мума в максимум, что также может привести к аварии при испытани х. Цепью изобретени   вл етс  устранение аварийных ситуаций при прочностных испытани х, вы вл емых негфавильным заданием кода амплитуды или фазы выходных аналоговых сигналов. Дл  достижени  поставленной цели в цифровой синтезатор в каждый функциональный канал цифрового синтезатора функций введен блок защиты, первый вход которого соединен с первым выходом пере9 носа реверсивного счетчика,, второй - со вторым выходом переноса реверсивного счетчика, третий - с выходом сглаживающего фильтра, четвертый - с выходом программного блока, первый выход блока защиты соединен со входом блокировки реверсивного счетчика, второй и третий выходы блока защиты  вл ютс  выходами функционального канала. Кроме того, блок защиты содержит триггеры, элементы И, элемент НЕ и элемент ИЛИ, причем уотановочный вход первого триггера  вл етс  первым входом блока защиты, вход сброса первого триггера соединен с выходом первого элемента И, первый вход которого  вл етс  четвертым входом блока защиты, установочный вход второго триггера  вл етс  вторым входом блока защиты , вход сброса второго триггера соединен с выходом второго элемента И, первый вход которого  вл етс  п тым входом блока защиты, информационные входы первого и второго триггеров подключены к шине нулевого потенциала, тактовые входы первого и второго триггеров и вход второго элемента НЕ объединены и подключены к шине общего сброса, нулевые выходы первого и второго триггера подключены к соответствующему входу элемеета ИЛИ, выход которого  вл етс  первым выходом блока защиты, единичный выход, второго триггера соединен с информационным входом третьего триггера, тактовый вход которого подключен к выходу первого элемента НЕ, .вход которого соединен со вторыми входами элементов И и  вл ютс  третьим входом блока защиты, вход сброса третьего триггера соединен с выходом второго элемента НЕ, единичные выходы первого и третьего триггеров  вл ютс  вторым и третьим выходшу1и блока защиты. На фиг. 1 изображена структурна  схема цифрового синтезатора функций; на фиг. 2 - блок защиты. Цифровой синтезатор функций содержит формкровате ш серий импульсов 1 и 2, блок формировани  комбинаций серий импульсов 3, блок выборки серий импульсов 4, программный блок 5, блок выработки синхроимпульсов 6, элемент И 7, регистр, режима 8 и функциональные каналы Ц -9, Формирователи серий импульсов 1 и 2 содержат двоичный счетчик 10 и блок логических ключей 11. Программный блок 5 содержит реверсивный счетчик 12, дешифратор 13 и логический ключ 14. Функциональный канал 8 содержит блок выбора серий импульсов 15, регистр запи си и хранени  амплитуды 16, сумматор серий импульсов 17, цифровой сгла.живак щий фильтр 18, реверсивный счетчик 19, цифровой преобразователь 20 и схему .защиты 21. Схема защиты 21 содержит три тригге ра 22-24, две схемы совпадени  25, 26 два инвертора 27, 28 и элемент ИЛИ 29 Синтезатор работает следующим образом . Дл  получени  аналоговых сигналов си нусоидальной формы в данном синтезаторе используетс  кусочно-линейна  аппроксимаци  синусоиды, дл  чего 1/4 периода синусоиды Т/4 при помощи счетчика 12 и дешифратора 13 программного блока 5 де литс  на шесть равных по длительности диапазонов, каждому из которых соответствует линейный отрезок с определенным наклоном. Дл  получени  аппроксимирующих отрезков синусоиды на реверсивный счетчик 19 в течение каждого диапазона подаетс  требуема  последовательность импульсов. Причем дл  получени  восход щей части синусоиды реверсивный счетчик 19 работает в режиме сложени , а дл  получени  нисход щей части синусоиды в режиме вычитани . Переключение режимов происходит по сигналу реверса, вырабатываемому дешифратором 13 программного блока 5 в момент, соответствующий максимальной амплитуде синусоиды. Дл  получени  .последовательностей импульсов, поступающих на вход реверсивного счетчика 19, используетс  формирователь серий импульсов 1, который выдает серии импульсов со следующими частотам-и: /16; /32; /64;€ /128. Из этих серий импульсов блок 3 форми рует последовательности импульсов, соответствующие аппроксимирующим участкам синусоид з1. По сигналам дешифратора 13 программного блока 5 блок 4 через элемент И 7 выдает требуемые последовательности импульсов на вход второго формировател  серий импульсов 2. На выходе этого формировател  получаютс  серии импульсов со следующ1ши частотами: п /4; г, /8; Чп /32;г„/64; п/128; $V /256, где iy - частота последовательностей импульсов, полученных на выходе блока выборки 4. Эти серии имлульсов поступают на блоки выбора серий импульсов 10 дл  всех функциональных каналов 9. Работой блоков управл ют выходы регистра записи и хранени  амплитуды 15. На эти регистры поступает двоичный код А, соответствующий требуемой амплитуде выходного аналогового сигнала. Причем этот код поступает на регистр 16 только того канала 9, номер которого соответствует коду номера канала. На сумматор серий импульсов 17 выбранного канала 9 поступают серии кмпульгсов , выбранные в соответствии с кодом амплитуды на регистре записи и хранени  амплитуды 16. С выхода сумматора 17 полученна  последовательность икшульсов через сглаживающий фильтр 18 поступает на реверсивный счетчик 19, выходы . которого заведены на цифро-аналоговый преобразователь 2О. Реверсивный счетчик 19 как указывалось выше, управл етс  сигналами реверса от программного блока 5 и через интервалы времени Т/2 переключаютс  поочередно то в режим, сложени , то в режим вычитани . Число импульсов, которое поступает на вход реверсивного счетчика 19 за врем  Т/2, а следовательно , и амплитуда аналоговых сигналов на выходе цифро-аналогового преобразовател  20 зависит от того, какие последовательности импульсов подавались на вход реверсивного счетчика 19 в течение данного полупериода, т.е. зависит от кода, записанного на регистре 16. Частоты серий тгмпульсов, поступаюших на блок выоора 15, выбраны таким образом, что, подава  на регистр 16 соответствующие , можно измен ть амплитуду выходного аналогового сигнала от 1 до 100% номинала с дискретностью в 1%. Дл  изменени  фазы выходного аналоового сигнала на 180 на первый раз д регистра 1б заводитс  управл ющий игнал Ч , по которому режим сложени  еверсивного счетчика 19 измен етс  на ежим вычитани  и наоборот. Дл  получени  выходных аналоговых игналов пилообразной формы на интервае Т/2 требуетс  получить только один инейный участок с посто нным наклоном, .е. па вход реверсивного счетчика 19 олжна поступать одна и та же последоательность импульсов. Дл  этого деифратор 13 по сигналу с первого раз да регистра режима 8, выдает на блок ыборки серий импульсов 4 одни и те же правл ющие сигналы. Дл  получени  выходных аналоговых иг-налов с горизонтальным участком, в

частности, сш  получени  трапецеидальной формы сигналов, на элемент И 7 с регистра режима 8 заноситс  сигнал Пауза , по которому прекращаетс  выдача импульсов на формирователь серий импульсов 2, а следовательно, прекращаетс  подача импульсов на реверсивный счетчик 19. При этом получаетс  горизонтальный участок выходного аналогового сигнала, длительность которого определ етс  длительностью сигнала Пауза.

Дл  управлени  работой цифрового синтезатора от ЭВМ, дл  организации измерений и некоторых других вспомогательных операций используетс  блок выработки синхроимпульсов 6, вырабатывающий синхроимпульсы СИ1-СИ6 по сигналам дешифратора 13.

Если во врем  работы синтезатора на регистр 16 будет ошибочно выдан код амплитуды выходного аналогового сигнала, при котором реверсивный счетчик 19 заполнитс  раньше, чем придет сигнал реверса , или при нулевом, коде на реверсивно счетчт-же 19 на регистр 16 будет выдан сигнал фазы Ч 1, что соответствует ре- жиму вычитани , то дл  предотвращени  резких скачков амплитуды выходных аналоговых сигналов, KOTOpi ie могли бы возникнуть в данных ситуаци х, служит блок защиты 21, который работает следующим образом .

При заполнении реверсивного счетчика 19 на его выходе по вл етс  сигнал переноса , при сложении Р (+), который стаBvrr в 1 триггер 22, после чего на выходе элемента ИЛИ 29 по витс  сигнал блокировки, который поступает на реверсивный счетчик 19, прекраща  поступление тактовых импульсов на его счетный вход. При этом амплитуда выходного аналогового сигнала будет равна максимальной величине, образу  горизонтальный участок-, длительность которого определ етс  временем от заполнени  счетчика до прихода сигнала реверса. С единичного выхода триггера 22 в это врем  снимаетс  сигнал пepeпoлнeнvI  по максимуму Tntif который  вл етс  выходным сш-налом цифрового cviHTGsaTopa и поступает на вход ЭВМ и индикации.

При нулевом коде на реверсивном счетчике 19 на его выходе по вл етс  сигнал пере«оса при вычитании Р{-), который ставит в 1 триггер 23, после чего на выходе элемента ИЛИ 29 по вл етс  сигнал блокировки, прекращающий поступление импульсов на счетный вход реверсив; ного счетчика 19. При этом амплитуда

выходного аналогового сигнала будет равна угулю до прихода реверса, после чего начнет постепенно возрастать до величины , соответствующей коду амплитуды на регистре 16.

Дл  по Ешени  на выходе синтезатора сигнала переполнени  по минимуму недостаточно единичного состо ни  триггера 23. Требуетс , чтобы встал в единичное состо ние триггер 24, который уотанавливаетс  в при единичном состо нии триггера 23 первым же импульсом с выхода сглаживающего фильтра 18, поступившим на тактовый вход 3 триггера 24. Т. е., сигнал переполнени  по минимуму ,,, вырабатываетс  на выходе синтезатора функций, когда в режиме вычитани  при 1улевом коде на реверсивном счетчике 19 на его счетный вход поступает еще хот  бы один имхгульс.

Сброс всех триггеров блока защиты 21 производитс  сигналом общего сброса, поступающим на ЭВМ. Триггеры 22 и 23 кроме того, сбрасываютс  импульсами с выходов схем совпадени , поступающими на счетный вход реверсивного счетчика 19 в режиме сложени , а триггер 23 первым же 1мпульсом, поступившим на счетный вход реверсивного счетчика 19 в режиме вычитани .

Использование изобретени  позволит избежать аварийных ситуаций при прочностных испытани х, вызываемых неправильгным заданием кода амплитуды или фазы выходных аналоговых сигналов, в частности , позволит избежать преждевременной поломки испытываемой конструкции.

Claims (1)

1. Цифровой синтезатор функции по авт. св. № 596977, отличающийс  тем, что, с целью устранени  аварийных ситуаций при прочностных испытани х в каждый функциональный канал цифрового синтезатора функций введен блок защиты, первый вход которого соединен с первым выходом переноса реверьсивного счетчика, второй - со вторым выходом переноса реверсивного счетчика, третий - с выходом сглаживающего фильтра, четвертый - с выходом программного блока, первый выход блока защиты соединен со входом блокировки реверсивного счетчшса, второй и третий выходы блока защиты  вл ютс  выходами функционального канала. 9 3. Цифровой синтезатор функций по п, 1, отличающийс  тем, что блок защиты содержит триггеры, элементы И, элементы НЕ, и элемент ИЛИ причем еггановочный вход первого триггера  вл етс  первым входом блока защить1, вход сброса первого триггера соединен с выходом первого элемента И, первый вхо которого  вл етс  четвертым входом блока защиты, установочный вход второго триггера  вл етс  вторым входом блока защиты, вход сброса второго триггера соединен с выходом второго элемента И, первый вход которого  вл етс  п тым вх дом блока защиты, информационные входы первого и второго триггеров подключены к шине нулевого потенциала, тактовые входы первого и второго триггеров и вход второго элемента НЕ объединены и подключены к шине общего сброса, нулевые 09 ВЫХОДЫ первого и второго триггеров подключены к соответствующему входу элемента ИЛИ, выход которого  в 1 етс  первым выходом блока защиты, единичный выход второго триггера соединен с информационным входом третьего триггера, тактовый вход которого подключен к выходу первого элемента НЕ, вход которого объединен со вторыми входами элементов И, и  вл ютс  третьим входом блока защиты , вход сброса третьего триггера соединен с выходом второго элемента НЕ, единичные выходы первого и третьего триггера  вл ютс  вторым и третьим выходами блока защиты. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 596977, ват. Q Об F 1/ОО, 1976 (прототип).

Л.п