SU875311A1 - Digital meter of three-phase network assymetry - Google Patents
Digital meter of three-phase network assymetry Download PDFInfo
- Publication number
- SU875311A1 SU875311A1 SU802887272A SU2887272A SU875311A1 SU 875311 A1 SU875311 A1 SU 875311A1 SU 802887272 A SU802887272 A SU 802887272A SU 2887272 A SU2887272 A SU 2887272A SU 875311 A1 SU875311 A1 SU 875311A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- code
- unit
- multiplication
- inputs
- Prior art date
Links
Landscapes
- Measuring Phase Differences (AREA)
Description
Изобретение относится к области контроля качества электроэнергии трехфазных сетей переменного тока.The invention relates to the field of power quality control of three-phase AC networks.
Известно цифровое устройство для измерения симметричных составляющих трехфазной системы переменных напряжений, Содержащее пересчетный блок, преобразователь аналог-код, множительное устройство, реверсивный счетчик, пороговое устройство, фазосдвигающее устройство, рдзличитель полярности, переключатель фаз, 1 регистрирующее устройство.A digital device is known for measuring the symmetrical components of a three-phase system of alternating voltages, comprising a conversion unit, an analog-code converter, a multiplier, a reversible counter, a threshold device, a phase shifter, a polarity discriminator, a phase switch, 1 recording device.
Недостатком этого устройства является низкое быстродействие, так как в нем используется поисковый метод измерения амплитуд симметричных составляющих.The disadvantage of this device is the low speed, since it uses a search method for measuring the amplitudes of symmetrical components.
Наиболее близким по технической сущности к предлагаемому является цифровой измеритель несиммегрии трехфазной сети, содержащий преобразователи аналог—код, реверсивные сумматоры, делители частоты, регистры памяти, множительные устройства, задатчик кодов, реверсивные счет— чики, квадратор, арифметическое устрой2 ство, регистры прямой и обратной последовательностей, блок управления и задатчик кодов.The closest in technical essence to the proposed one is a three-phase network asymmetry digital meter containing analog-code converters, reversible adders, frequency dividers, memory registers, multipliers, code adjuster, reversible counters, quadrator, arithmetic device, forward and reverse registers sequences, control unit and code generator.
Недостатками известного измерителя являются сложная аппаратурная реализация и недостаточная точность измерения.The disadvantages of the known meter are complex hardware implementation and insufficient measurement accuracy.
Цель изобретения - повышение точности измерения.The purpose of the invention is to improve the accuracy of measurement.
Поставленная цель достигается тем, что в цифровой измеритель несиммегрии трехфазной сети, содержащий два преобразователя’ аналог-код, два регистра, два блока перемножения, задатчик кодов, блок управления, последовательно соединенные сумматор и блок вычисления, причем выход первого регистра соединен с первым входом первого блока перемножения и вторым входом второго блока перемножения, выход второго регистра соединен со вторым входом первого блока перемножения и первым входом второго блока перемножения, первый и второй выходы блока управления соединены с управляющими входами преобразователей аналог-код, трез 875311 тий выход блока управления соединен с управляющими входами регистров и.задатчиком кодов, первый и второй выходы которого соединены с зретьими входами блоков перемножения, введены два операционных блока и распределитель импульсов, причем три входных зажима соединены с тремя входами первого операционного блока, ёыход которого соединен с входом первого преобразователя аналог-код и входом бло-ι 10 ка управления, второй и третий входные зажимы соединены также с двумя входами второго операционного блока, выход которого соединен с входом второго преобразователя апалогокод, выходы преобра- 15 эователей аналог—код соединены с входами регистров, выходы блоков Перемножения соединены с первым и ^вторым входом распределителя импульсов, вход которого соединен с сумматором* а управляющий 20 вход распределителя соединен с третьим выходом блока управления.This goal is achieved by the fact that in a digital meter of asymmetry of a three-phase network, containing two converters' analog-code, two registers, two multiplication units, a code adjuster, a control unit, an adder and a calculation unit connected in series, the output of the first register being connected to the first input of the first the multiplication unit and the second input of the second multiplication unit, the output of the second register is connected to the second input of the first multiplication unit and the first input of the second multiplication unit, the first and second outputs of the control unit The phenomena are connected to the control inputs of the analog-to-code converters, the 875311 th output of the control unit is connected to the control inputs of the registers and the code encoder, the first and second outputs of which are connected to the negative inputs of the multiplication units, two operating units and a pulse distributor are introduced, with three input terminals connected to the three inputs of the first operating unit, which oyhod connected to the input of the first analog converter and the input code blo-ι 10 ka control, second and third input terminals are also connected with dd mja inputs of the second operating unit, whose output is connected to an input of the second inverter apalogokod outputs analog converted 15 eovateley code registers are connected to inputs of multiplying units outputs are connected to first and second input pulses ^ distributor having an input connected to an adder 20 and the control * the input of the distributor is connected to the third output of the control unit.
На чертеже приведена структурная схе-1 ма предлагаемого измерителя.The drawing shows the structural diagram-1 ma of the proposed meter.
Измеритель сострит из операционных 2$ блоков 1 и 2, преобразователей аналогкод 3 и 4, блока 5 управления, регистров 6 и 7, блоков 8 и 9 перемножения,задатчика 10 кодов, распределителя 11 импульсов, сумматора 12 и вычислительного блока 13, 30 The meter is made up of operating $ 2 blocks 1 and 2, analog code converters 3 and 4, control block 5, registers 6 and 7, multiplication blocks 8 and 9, setter 10 codes, distributor 11 pulses, adder 12 and computing unit 13, 30
Трехфазная система напряжений Мд, (Jg И1>с- поступает на вход операционного блока I, два из этих напряжений U& и ϋς, подаются на вход операционного блока 2. Операционные блоки 1 и 2 служат для из- 35 менения уровня входных напряжений Ос·,'а также для выполнения операций суммирования и вычитания. Напряжения V и , образующиеся на выходах операционных блоков 1 и 2 поступают на ин- 40 формационные входы преобразователей аналог-код 3 и 4, напряжение V подается также на вход блока 5 управления. Елок 5 управления формирует в определенные •моменты времени, называемые момента- 45 ми дискретизации, сигнал, поступающий на управляющие входы преобразователей Аналог-код 3 и 4 для их запуска. Преобразователи аналог-код 3 и 4 преобразуют мгновенные значения напряженийУ^Ю^) 50 иш(шЬ$) в коды. По окончании никла преобразования эти коды по сигналу блока 5 управления переносятся из преобразователей 3. и 4 в регистры 6 и 7 памяти. Затем эти коды, по сигналам блока 5 уп- 55 равления вводятся поочередно из регистров памяти 6 и 7 в блоки 8 и 9 перемноже— ния; на другие входы которых с задатчика кодов поступают коды функций51пш1{ · Вначале в блоки 8 и 9 перемножения с регистра 6 памяти вводится код, напряжений и на выходах блоков 8 и 9 перемножения образуются коды произведенийУ(иЛΗν(ωί^0030ϋΐ^) соответственно. Затем в эти блоки перемножения вводится код напряжения U>(u»tp с регистра 7 памяти, который перемножается с кодами тех же значений функций HCOSUH:* . Коды произведений с выходов блоков 8 и 9 перемножения поступают через распределитель 11 импульсов на соответствующие реверсивные сумматоры, расположенные в блоке 12 сумматоров. Количество сумматоров определяется числом измеряемых коэффициентов.Mg three phase voltages, (Jg I1> c is input to the operation unit I, two of these voltages and U & ϋς, are input to the operation unit 2. Operating units 1 and 2 are used for iz 35 Menenius level input voltages Dc · 'and to perform the summation and subtraction operations. The voltages V and are formed at the outputs of operational units 1 and 2 arrive at invariant formational 40 inputs analog converters 3 and code 4, the voltage V is also supplied to the input of the control unit 5. 5 control trees forms at certain • time points, called mye momenta- E 45 sampling the signal supplied to the control inputs of analogue code converters 3 and 4 to their launch. Transducers analog code 3 and 4 convert the instantaneous values U ^ ^ napryazheniyU) 50 um ($ wb) in the codes. At the end of the conversion nickel, these codes are transferred from the converters 3. and 4 to the memory registers 6 and 7 by the signal of the control unit 5. Then these codes, according to the signals of the control unit 5, are entered alternately from the memory registers 6 and 7 into the multiplication blocks 8 and 9 ; to other inputs of which codes of functions 51пш1 are received from the code generator {· First, a code is entered into the multiplication blocks 8 and 9 from the memory register 6, and the product codes U (иЛΗν (ωί ^ 0030ϋΐ ^), respectively, are formed at the outputs of the multiplication blocks 8 and 9, respectively. Then these multiplication units, a voltage code U> (u »tp is entered from the memory register 7, which is multiplied with the codes of the same values of the HCOSUH functions: *. Product codes from the outputs of the multiplication units 8 and 9 are fed through the pulse distributor 11 to the corresponding reversing adders located in block adders 12. The number of adders is determined by the number of measured coefficients.
В результате на выходах блоков 8 и 9 перемножения образуются коды произведений sinω-tj и иЯил^собсиЦ.As a result, at the outputs of multiplication blocks 8 and 9, codes of products sin
Распределение кодов произведений по соответствующим сумматорам осуществляется распределителем 11 импульсов по сигналам блока 5 управления. После обработки и мгновенных значений фазных напряжений в сумматорах блока 12 образуются коды коэффициентов для проведения вычислений. Эти коды вводятся в вычислительный блок. 13, который в зависимости от назначения определяет действующие значения напряжений прямой и обратной последовательностей или коэффициент не— симметрии.The distribution of product codes for the respective adders is carried out by the distributor of 11 pulses according to the signals of the control unit 5. After processing and instantaneous values of phase voltages in the adders of block 12, coefficient codes are generated for calculations. These codes are entered into the computing unit. 13, which, depending on the purpose, determines the effective values of the stresses of the forward and reverse sequences or the coefficient of non-symmetry.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802887272A SU875311A1 (en) | 1980-02-18 | 1980-02-18 | Digital meter of three-phase network assymetry |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802887272A SU875311A1 (en) | 1980-02-18 | 1980-02-18 | Digital meter of three-phase network assymetry |
Publications (1)
Publication Number | Publication Date |
---|---|
SU875311A1 true SU875311A1 (en) | 1981-10-23 |
Family
ID=20879788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802887272A SU875311A1 (en) | 1980-02-18 | 1980-02-18 | Digital meter of three-phase network assymetry |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU875311A1 (en) |
-
1980
- 1980-02-18 SU SU802887272A patent/SU875311A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU875311A1 (en) | Digital meter of three-phase network assymetry | |
JPS5819068B2 (en) | Denshiki Denryokuriyokei | |
CN1230688A (en) | Electric power calculating device | |
SU746336A1 (en) | Three-phase network asymmetry digital meter | |
SU894592A1 (en) | Digital frequency meter | |
SU1638653A1 (en) | Electronic power/energy meter | |
SU920738A1 (en) | Multichannel sign correlator | |
SU928363A1 (en) | Device for performing fourier transform | |
SU630628A1 (en) | Multiplier | |
RU2028623C1 (en) | Method for determining voltage dc component | |
SU1689862A2 (en) | Transducer of components of the first a c harmonic | |
SU495614A1 (en) | Method for measuring electrical power | |
SU1686600A1 (en) | Device for symmetrization current in three-phase networks | |
SU815884A1 (en) | Frequency doubler | |
SU934483A1 (en) | Dispersion determining device | |
SU540224A1 (en) | Digital phase meter | |
SU1040432A1 (en) | Phase shift meter (its versions) | |
SU618695A1 (en) | Digital meter of nonlinear distortion coefficient | |
SU960843A1 (en) | Entropy determination device | |
SU660059A1 (en) | Function computing arrangement | |
SU903919A1 (en) | Graphic information readout device | |
SU871096A1 (en) | Averaging frequency meter | |
SU894720A1 (en) | Function computing device | |
SU1109661A1 (en) | Digital ac voltmeter | |
SU761931A1 (en) | Non-linear distortion coefficient meter |