SU660059A1 - Function computing arrangement - Google Patents
Function computing arrangementInfo
- Publication number
- SU660059A1 SU660059A1 SU772475412A SU2475412A SU660059A1 SU 660059 A1 SU660059 A1 SU 660059A1 SU 772475412 A SU772475412 A SU 772475412A SU 2475412 A SU2475412 A SU 2475412A SU 660059 A1 SU660059 A1 SU 660059A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- inputs
- input
- multipliers
- code
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
св зан с первой парой выходов блока умножителей , установочные входы сумматора подключены ко входам л устройства, а другие входы соединены со второй нарой выходов блока умножптелей, втора груниа входов которого подключена к выходам А и У устройства, нрнчем группа кодовых выходов У блока сдвнга соединена с установочнымн входами комнаратора, выход которого св зан со входами останова с)мматора н счетчика искомого угла.connected to the first pair of outputs of the multiplier block, the setup inputs of the adder are connected to the inputs of the device, and the other inputs are connected to the second set of outputs of the block of multipliers, the second grain of the inputs of which is connected to the outputs A and U of the device, respectively, the code output group of the matching block is connected to the installation inputs of the roomator, the output of which is connected to the stop inputs c) of the mmator and the counter of the desired angle.
На чертеже представлена блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.
Предлагаемое устройство еодержнт блок 1 сдвнга, осуществл юн нй операнию сдвнга кодов переменных А н У, блок 2 умножителей , дл умножени кодов н косинуса на коды входных неременных А и У, цифровой функциональный генератор 3, дл генерировани синусондально мен юш ,ихс кодов, схему ИЛИ 4, комнаратор 5, дл сравнени вычисленных значений с заданнымн, сумматор 6, дл образовани суммы двух вычисленных значений, счетчик 7 искомого угла дл формировани кода искомого угла, схему 8 управлени , генератор 9 импульсов.The proposed device contains a sdving block 1, performed by a sdvng operation of variable codes A n U, a block of 2 multipliers, to multiply n cosine codes by input non-temporal A and U codes, a digital function generator 3, to generate a sinusandal variable, their cc codes, circuit OR 4, komnarator 5, to compare the calculated values with given, adder 6, to form the sum of two calculated values, the counter 7 of the desired angle to form the code of the desired angle, control circuit 8, pulse generator 9.
Ко входам А и У блока 1 сдвига подключены кодоввш шины входных неременHBIX , а также грунна входов А и У блока 2 умножителей. Ьыходы цифрового функцноналвного генератора 3 соединены с другими входами блока 2 умножителей. Вход сравнени компаратора 5 соединен через схему Р1ЛИ 4 с одной нарой выходов блока 2 умножителей, а становочные входы указанного компаратора подключены к группе кодовых выходов Уа блока 1 сдвига. Установочные входы сумматора 6 нодключенв ко входам А переменной блока 1 сдвнга; другие входы указанного сумматора соединены с другой нарой выходов блока 2 умножителей.To the inputs A and U of block 1 shift are connected the code of the bus input inputs HBIX, as well as the earth inputs A and U of block 2 multipliers. The outputs of the digital function generator 3 are connected to the other inputs of the block 2 multipliers. The comparison input of the comparator 5 is connected through the P1LI 4 circuit with one level of the outputs of the block 2 multipliers, and the mounting inputs of the specified comparator are connected to the code output group Ua of the shift block 1. The setup inputs of the adder 6 are connected to the inputs A of the variable block 1 sdvnga; The other inputs of the specified adder are connected to another level of the outputs of the block 2 multipliers.
Грунпв входов Аа И Уа блока 2 умножителей подключены к кодовв1м выходам Аа и Уа блока 1 сдвига. Выход комнаратора 5 еоедннен со входами остановки сумматора b и счетчика 7 нскомого угла, счетНВ1Й вход которого через схему 8 управлени соединен е генератором 9 нмнульсов.The inputs Aa and Ua of block 2 of multipliers are connected to the code Aa and Ua of block 1 of the shift. The output of the unit 5 is connected to the inputs of the stop of the adder b and the counter of the 7th angle, the counting input of which is connected via a control circuit 8 to a generator of 9 nm pulses.
Рассмотрим работу нредлагаемого устройства дл случа онределенн гипогенузы А и одного из углов О но двум известным катетам А и У.Consider the operation of the proposed device for the case of a definite hypogenesis A and one of the angles O but two known cathets A and Y.
Входные переменные А и У в виде параллельного двоичного кода поступают па вход блока 1 сдвига, где происходит сдвиг переменнв1Х А и У влево до по влепи старшей значагцей единицы нанбольшей нз входных переменных А н У в старшем разр де, нри этом число сдвигов входных переменных одинаково. Так, например, если А 00001010, У 00100110, то на выходе блока 1 сдвига нолучим сдвинутые коды входных переменных Аа 00101000,The input variables A and Y in the form of a parallel binary code arrive at the input of block 1 of the shift, where the variables A and U are shifted to the left until the highest character of the unit is larger than the input variables An in the high order, the number of shifts of the input variables is the same . So, for example, if А 00001010, У 00100110, then at the output of the 1 shift unit, the best shifted codes of the input variables Aa 00101000 are output,
Уа 10011000, т. е. Аа А.2 , где .VA 10011000, i.e. Aa A.2, where.
Далее, сдвинутые коды входных переменных поступают на группы входов .Аа, Уа блока 2 умножителей, где первой парой двоичных у.множителе, вход ш,нх в состав блока 2, производитс у.множение указанных кодов на синусоидальный и косинусоидальный числоимпульсный код, подаваемый с цифрового фупкцнонального генератора 3 на входы синуса н косинуса блока 2 умножителей.Further, the shifted codes of the input variables are fed to groups of inputs. AA, Wah of block 2 multipliers, where the first pair of binary multipliers, input w, nx in block 2, multiplies the specified codes by the sine and cosine number impulses supplied with digital fuktsnonalnogo generator 3 to the inputs of the sine n cosine of the block 2 multipliers.
Причем цифровой функциональный генератор вырабатывает коды синуса и косинуса , сдвинутые друг относительно друга на один такт. На выходах указанных двончных умножителей получаем числоимпульсные коды AaSiriB и УаСозб, которые через схему ИЛИ 4 поступают на входMoreover, the digital function generator generates sine and cosine codes shifted relative to each other by one clock cycle. At the outputs of these double multipliers, we obtain the AaSiriB and UaSozb number-pulse codes, which through the OR 4 scheme are fed to the input
сравнени компаратора 5, функцию которого выполн ет вычитающий счетчик, который в начальный момент устанавливаетс в положение, равное величине Уа.comparator 5, the function of which is performed by a subtracting counter, which at the initial moment is set to a position equal to the value of VA.
Через некоторое врем Т после началаSome time t after the start
счета, нри выполнении услови Aa-sin8 УаСОзЭ компаратор 5 устанавливаетс в нулевое ноложенпе и на его выходе вырабатываетс сигнал, ноступаюпдий на входы остановки сумматора 6 и счетчика 7 искомого угла. Таким образом, врем Т проаi When the condition Aa-sin8 is fulfilled, the CASOE comparator 5 is set to zero and a signal is generated at its output, which is not received at the stop inputs of the adder 6 and the counter 7 of the desired angle. Thus, time T is pro
норционально углу 0 arctg-г rationally corner 0 arctg-g
На группы входов А п У блока 2 умножителей подаютс коды входных переменных А и У. Втора пара двоичных умножителей вырабатывает числоимпульсные цоследовательностн произведений A-cos9 и У-sinO, поступающие на входы сумматора 6, фукцию которою выполн ет реверсивный двоичный счетчик, код произведени A-cosB подаетс на счетный вход вычитани , а код y-sin0 на счетный вход сложени . Причем сум.матор 6 в начальный момент устанавливаетс в ноложенне, равное величнне А. При ноступлении сигнала с выхода ко.мпаратора 5 на вход остановки сумматора 6, с выходов носледнего получаем величину А-созЭ+Уз1п8 К- + i/. т. е. величину искомой стороны нр моугольного треугольника. Счетчик 7 искомого угла нронзводит подсчет количества импульсов геператора 9 за интервал времеин 7, соответств -к )П1,ий измеренному глу 0 arctg-- . . - -дThe input groups A p Y of block 2 multipliers are supplied with the codes of input variables A and Y. The second pair of binary multipliers produces a number of pulsed sequences of products A-cos9 and U-sinO, fed to the inputs of adder 6, the function of which is performed by a reversible binary counter, product code A -cosB is fed to the counting input of the subtraction, and the code y-sin0 to the counting input of the add. Moreover, summator 6 at the initial moment is set at a numeric value equal to A. When a signal is received from the output of co.parator 5 to the input to stop adder 6, from the outputs of the last, we get the value of A-cosE + Uz1n8 K- + i /. that is, the value of the desired side of a nr-angular triangle. The counter 7 of the desired angle Nroner enters the counting of the number of impulses of the heherator 9 for the interval of timein 7, corresponding to) P1, s for the measured depth 0 arctg--. . - d
Схема 8 унравлени коммутирует импульсы генератора 9 на вход сложени нрп вычисvTeHHH О или на вход вычитани ирн вычисленин угла 90°-9.The control circuit 8 commutes the pulses of the generator 9 to the input of the increase in the calculation of computTeHHH 0 or to the input to the subtraction input irn to calculate the angle of 90 ° -9.
При решении пр моугольного треугольника но гипотенхзе и катету код гипотепузы подаетс на кодовые шипы входной переменной А, а код катета - на кодовые шины переменной У. При этом на блок 2 умнол ителей подаетс команда, запрещаюWhen solving the rectangular triangle but the hypotenchus and the leg, the code of the hypothympus is fed to the code spikes of the input variable A, and the leg code to the code buses of the variable Y. At the same time, block 2 of the multipliers receives the command that prohibits
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772475412A SU660059A1 (en) | 1977-04-11 | 1977-04-11 | Function computing arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772475412A SU660059A1 (en) | 1977-04-11 | 1977-04-11 | Function computing arrangement |
Publications (1)
Publication Number | Publication Date |
---|---|
SU660059A1 true SU660059A1 (en) | 1979-04-30 |
Family
ID=20704698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772475412A SU660059A1 (en) | 1977-04-11 | 1977-04-11 | Function computing arrangement |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU660059A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2602674C1 (en) * | 2015-06-22 | 2016-11-20 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") | Device for calculating functions |
-
1977
- 1977-04-11 SU SU772475412A patent/SU660059A1/en active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2602674C1 (en) * | 2015-06-22 | 2016-11-20 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") | Device for calculating functions |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU660059A1 (en) | Function computing arrangement | |
SU426318A1 (en) | FREQUENCY CONVERTER TO CODE | |
SU1737466A1 (en) | Device for determining optimal period of article maintenance | |
SU928345A2 (en) | Discrete pulse repetition frequency multiplier | |
SU560225A1 (en) | Device for multiplying two sequences of pulses | |
SU860296A1 (en) | Device for forming pulse sequences | |
SU690608A1 (en) | Frequency multiplier | |
SU761921A1 (en) | Extremum detector | |
SU368553A1 (en) | OPTIMIZER OF THE OPERATING MODE OF INTEGRATING | |
SU902248A1 (en) | Device for conversion of time interval to code | |
SU465628A1 (en) | Random number sensor | |
SU711593A1 (en) | Control processor | |
SU611217A1 (en) | Voltage divider | |
SU951304A1 (en) | Multiplication device | |
SU907554A1 (en) | Device for computing likelyhood function current value of autoregression random train | |
SU456357A1 (en) | A device for forming a series of pulses | |
RU1798780C (en) | Random number generator | |
SU485437A1 (en) | Cycle generator | |
SU410403A1 (en) | ||
SU1691836A1 (en) | The device to define an odd sets linear combination adjunct function | |
SU1751777A1 (en) | Device for computing roots | |
SU1030807A1 (en) | Spectrum analyzer | |
SU1585795A1 (en) | Device for determining value of belonging function | |
SU1451688A1 (en) | Random process generator | |
SU450306A1 (en) | Pseudo Random Signal Generator |