Claims (1)
Программируемый делитель частоты относитс к устройствам импульсной техники, используемым в радаютехнической аппаратуре различного назначени , в частности, в синтезаторах частот с малым временем перестройки частоты Известен программируемый делите;п частоТЫ ) содержащий N каскадов, кажф1Й из состоит из управл емого делител , блока автономной установки, злемента совпадени з емента управлени и элемента запрета. Недостатком известного программируемото делител вл етс то, что он на работу только с целочисленными, а не с дробными значени ми коэффи1шентов делени , что затрудн ет его использование в синтезаторах частот с малым временем перестройки частоты. Целью изобретени вл етс расширение функциональных возможностей устройства, путем обеспечени дробного значени коэффициентов делени . Поставленна цель достигаетс тем, что в программируемый делитель частоты, содержащий N каскадов, каждый из которых состоит из управл емого делител , блока авт м{ №1шой установки, злемента совпадени , злемента управлени и элемента запрета, тактовый вхОд управл емого делител соединен с первым входом блока автономной установки, а первый выход - со вторым входом блока автономной установки, выход блока автономной установкипредыдущего каскада подключен к третьему входу блока автономнЫ) установки 1юслед аощего каскада и к одиому из входов элемента управлени , иа второй вход которого подаетс управл ющий сигнал, выход этого элемента управлени подключен к установочному входу управл емого делител , второй выход управл емого делител через злемент совпадени соединен с тактовым входом управл емого делител следующего каскада, инверсный выход блока автономной установки соединен со вторым входом элемента оовпадени , кроме того, первый вход элемента запрета сгьд нен с вьгход(мм блока автсжомной установки, второй вход - с третьим выходом управл емого делител , а выход - со вторым входом дополнительного элемента совпадени и с четвертым входом блока ав3 тономной установки, введены накопитель фазы и узел добавлени , первый вход которого соединен с тактовым входом управл емого делител второго каскада, второй вход - с выходом блока автономной установки второго каскада и с первым входом накопител фазы, на второй вход которого подаетс управл ющий сигнал, выход которого соединен с третьим входом узла добавлени , выход которого подключен к третьему входу элемента управлени первого каскада, к п тому входу блока автономной установки первого каскада и к четвертому входу блока запрета первого каскада. На чертеже представлена схема программируемого делител частоты. Устройство-делитель с дробным козффициентом делени (ДЦКД) - содержит N одинаковых каскадов, каждый из которых состоит из управл емого делител 1 (например, декадного типа), блока 2 автономной установки, элемеита 3 совпадени , элемента 4 управлени и блока 5 запрета, а также узла 6 добавлени и накопител 7 фазы. Входом каждого каскада вл етс тактовый вход 8 управл емого делител 1, соединенный с первым входом блока 2 автономной установки . Выходом каскада служит выход злемента 3 совпадени , соединенный со входом 8 следующего каскада. Входом ДЦКД вл етс вход 8 первого каскада, а выходом - выход 9 блока 2 автономной ус1:ановки любого каскада. Первый выход 10 управл емого делител 1 подключен ко второму входу блока 2 автоном ной установки, а второй выход 11 - к одному из входов злемента 3 совпадени . Выход 9 блока 2 автономной установки предьщущего каскада подключен к третьему входу блока 2 автономной установки последующего каскада, к первому входу блока 5 запрета и к первому входу элемента 4 управлени . Третий выхо 12 управл емого делтел 1 соединен со вторым входом блока 5 запрета, выход 13 которого подключен ко второму входу злемента 3 совпадени и четвертому входу блока 2 автономной установки. Установочный вход 14 дели тел 1 соединен с выходом злемента 4 управлени , на второй вход 15 которого подаетс управл ющий потенциал, который может также подводитьс и к третьему входу блока запрета дл его включени или блокировки. Выход 8 первого каскада ДЦКД соединен с первым входом узла 6 добавлени . Выход б ка 2 автономной установки второго каскада соединен со вторым входом узла 6 добавлени и с первым входом накопител 7 фазы, на вт рой вход 16 которого подаетс управл ющий потенциал. Выход 17 накопител 7 фазы подлючен к третьему входу узпа 6 добавлени , ыход 18 которого соединен с третьим входом лемента 4 управлени первого каскада, с четертым входом 5 запрета первого каскада с п тым входом блока 2 автономной устаовки первого каскада. Устройство работает следующим образом. Пусть на выходе 17 накопител 7 фазы дейтвует посто нный логический уровень О (в дальнейщем просто О или I), который локирует узел 6 добавлени и на его выходе 18 формируетс посто нный уровень 1, т.е. акопитель 7 фазы и узел 6 добавлени в зтом случае не вли ют на работу ДЦКД. i Пусть также в нсходном состо нии на третьем входе блока 2 автономной установки последнего каскада и на третьих входах блоков 5 запрета всех каскадов действует уровень Г, разрещающий включение этих блоков. Блоки 2 автономной установки, элементы 4 управлени и блоки 5 запрета - выключены, а элементы 3 совпадени - включены: на выходах 9, входах 14 - О, иа выходах 13 - 1. Управл емый делитель 1 последнего каскада находитс в состо нии О Состо ни управл емых делителей 1 остальных каскадов и логические уровни на их выходах 10, 11, 12 - произвольны. Каждый из N-1 каскадов начинает работать в режиме посто нного делени частоты входных импульсов в m раз (т - число состо ний управл емого делител ). Форма сигналов на их входах 8 повтор ет форму импульсов на выходах 11 управл емых делителей 1 предыдущих каскадов и На вход последнего каскада поступают импульсы длительностью в раз больше длительности импульсов на входе первого каскада, которые перевод т управл емый делитель 1 N-ro каскада в состо ние 1, 2 и т.д. С переходом этого управл емого делител 1 в состо ние т-1 по вл етс 1 на соответствующих выходах 9, входах 14 и начинаетс предварительна установка его в состо ние . Подготавливаетс к включению (или включаетс ) блок 5 запрета последнего каскада и снимаетс запрет на включение блока 2 автономной установки предыдущего (N-I)-ro каскада. Аналогичные процессы происход т затем последовательно в (N-l)-oM, (N-2)-OM, ... первом каскадах после перехода их управл емых делителей в состо ние т-1. :3аверщение предварительной установки управл емых делителей 1 происходит в обратном пор дке: от первого каскада к последнему. С окончанием тактового импульса на входе первого каскада, соответствующего состо нию т-1 его управл емого делител 1, на выходах 9, входах 14 по вл етс О . Импульс на выходе первого каскада заканчиваетс . Управл емый делитель 1 переходит в состо ние 5. Включаетс блок 5 запрета. Уровень О на его выходе отключает блок 2 автономной установки первого каскада от выхода 9 второго каскада и блокирует прохождение сигналов через элемент 3 совпадени . Импульс на входе второго каскада заканчиваетс , что приводит к завершению предварительной установки управл емого делител 1 второго каскада в состо ние Sj и к окончанию импульса иа выходе этого каскада . Здесь также включаетс блок 5 запрета, который отключает блок 2 автономной устано ки второго каскада от выхода 9 третьего каск да и блокирует прохождение сигналов на вход третьего каскада и т.д. В результате последовательно включаютс все блоки 5 запрета. Выключение блоков 5 запрета происходит после окончани неполного цикла делени упра л емого делител 1 соответствующего каскада, когда при переходе его из следующего состо ни т-1 в состо ние О иа выходе 12 формируетс сигнал, возвращающий блок 5 запрета в исходное состо ние. При этом последовательно сниметс затрет на работу злемеитов 3 совпадени и блоков 2 автономной установки, а ДДКД возвращаетс в исходное состо ние и заканчиваетс один цикл его делени . Первый в новом цикле делени импульс на входе 8 каждого i-ro каскада задерживаетс иа m-Si- тактовых импульсов, действующих на входе 8 предыдущего каСкада. Поэтому, при сохранении начального уровн логической 1 на выходе 18 узла 6 добавлени , коэффициент делени ДДКД вл етс целочислеииым и определ етс формулой К - S (у,-5)уц1-. Величина и пор док отсчета коэффициентов делени определ етс управл ющими потенциалами иа входах 15 элементов управлени 4 всех каскадов. На первый вход накопител 7 фазы поступают импульсы, длительность которых ие менее чем в m раз больще длительности импульсов иа входе 8 первого каскада, которые его состо ние. Изменение состо ни накопител 7 фазы происходит после окончани импульса на выходе 9 блока 2 автономной установки второ го каскада. При достижении состо 1ш , заданиого управл щим сигналом иа втором входе 16 накопител 7 фазы, на его выходе 17 формируетс уровен 1 J подготавливающий включение узла 6 додобавлеии . Включение узла 6 добавлени происходит с по влением положительного фронта первого в новом цикле делени ДДКД импульса на выходе 8 первого каркаса (входе второго каскада). При этом на выходе 18 узла 6 добавлени по вл етс уровень ; О , который подготавливает управл емый делитель 1 первого каскада к установке в состо ние ш-1 по третьему входу элемента 4 управлени независимо от управл ющего потенциала по входу 15 и снимает блокировку с блока 5 запрета первого каскада по его четвертому входу на врем работы узла 6 добавлени , если блок 5 запрета был заблокирован управл нь щим потенциалом, подаваемым на его третий вход. Кроме того сигнал с выхода 18 узла б добавлени воздействует на п тый вход блока 2 автономной установки первого каскада и снимает запрет на его включение. После перехода управл емого делител 1 перво-i го каскада в состо ние т-1, элементы всех каскадов работают в последовательности, описанной выще, так как с окончанием первого импульса в данном цикле давлени ДДКД. на выходе первого каскада узел 6 дооавлени возвращаетс в исходное состо ние и на его выходе по вл етс . При этом по вление второго импульса в этом цикле делени ДДКД на выходе 8 первого каскада задерживаетс иа одии период частоты следовани импульсов на входе ДДКД, а коэффициент делени К2 ДДКД увеличиваетс на единицу (Kj KI + 1). По окончании цикла делени ДДКД на выходе 9 блока 2 автономной установки второго каскада заканчиваетс очередной импульс, который переводит накопитель 7 фазы в следующее состо ние. Если накопитель 7 фазы в соответствии с управл ющим сигналом остаетс в исходном состо нии, то следующий цикл делени ДДКД также произойдет с коэффициентом делени Kj. Иначе, уровень на выходе 17 накопител 7 фазы переходит в О и коэффициент делени ДДКД в последующих циклах будет равеи KIW В исходное состо ние накопитель 7 фазы возвращаетс через число импульсов, поступивщих на его первый вход (число циклов работы N каскадов ДДКД) равное интервалу vcoenиени . L т, где К - целое число. Количество иитервалов г с уровнем Г и их длительность q- (в циклах работы ДДКД), где j 1, 2, .. на выходе 17 накопител 7 азы определ етс конкретным алгоритмом ™ Работы, а средний коэффициент делени Q стройства за интервал усреднени L, равен ,,.,-. гИ о: - 2 cj,---5:q.i jH J -( - коэффициенты разложени целого числа oL, по основанию т. 8 Таким образом, введение узл 6 добавлени и накопител 7 фазы в программируемый делитель частоты, позвол ет получать ие только целые, но и дробные значени коэффициента делени устройства. Использование предлагаемого программируемого делител частоты в сравнении с известным программируемыми делител ми частоты с дробным козффициентом делени позволит сократить габариты к вес цифровой части устройств синтеза частот, а, следовательно, и устройств синтезатора в целом, так как узел 6 добавлени и накопитель 7 фазы в данном устройстве управл ютс сигналами, длительность импульсов которых ие менее чем в m раз превышает, длительности импульсов, поступающих на тактовый вход устройства и, следовательно, узел 6 добавлени и накопитель 7 фазы могут быть выполнены на злементах, обладающих меньшим быстродействием и допускающих большую плот ность интеграции. 8 Формула изобретени Программируемый делитель частоты по авт.св. № 799145, отличающийс тем, что, с целью расширени функциональных возможностей устройства, путем обеспечени дробного значени коэффициентов делени , в него введены накопитель фазы и узел Добавлени , первый вход которого соединен с тактовым входом управл емого делител второго каскада, второй вход - с выходом блока авто номной установки второго каскада и с первым входом и опител фазы, на второй вход которого подаетс управл ющий сигнал, выход котоpqro соединен с третьим входом узла добавлени , выход которого подключен к третьему входу злеметга управлени первого каскада к п тому входу блока автономной установки первого каскада и к четвертому входу блока запрета первого каскада .A programmable frequency divider refers to devices of the pulse technique used in various types of technical equipment, in particular, in frequency synthesizers with a short frequency tuning time. A programmable divide is known; n often contains N stages, each of which consists of a controlled divider, an autonomous unit, The element matches the control element and the prohibition element. A disadvantage of the known programmable divider is that it only works with integer, and not with fractional values of the division coefficients, which makes it difficult to use it in frequency synthesizers with a short frequency tuning time. The aim of the invention is to enhance the functionality of the device by providing a fractional value of the division factors. The goal is achieved by the fact that in a programmable frequency divider containing N stages, each of which consists of a controlled divider, a block of automatic equipment, a coincident element, a control element and a prohibition element, a clock divider of the controlled divider is connected to the first input the standalone unit, and the first output - with the second input of the standalone unit; the output of the standalone unit of the previous cascade is connected to the third input of the standalone unit) installation 1 followed by the other stage and one of the inputs The control element, and the second input of which is supplied with a control signal, the output of this control element is connected to the installation input of the controlled divider, the second output of the controlled divider is connected to the second input of the controlled divider of the next stage via the matching input the input of the input element, in addition, the first input of the prohibition element is curved with the pilot (mm of the automatic installation unit, the second input is with the third output of the controlled divider, and the output is with the second input of the additional coincidence element and the fourth input of the autonomous installation unit, the phase accumulator and addition unit are introduced, the first input of which is connected to the clock input of the controlled divider of the second cascade, the second input - with the output of the autonomous installation unit of the second cascade and the first input of the phase accumulator , to the second input of which a control signal is supplied, the output of which is connected to the third input of the addition node, the output of which is connected to the third input of the control element of the first stage, to the fifth input b Autonomous installation eye of the first stage and to a fourth input of the first stage ban. The drawing shows a diagram of the programmable frequency divider. Divider with fractional division coefficient (DCCD) - contains N identical cascades, each of which consists of a controlled divider 1 (for example, decade type), a unit 2 of an autonomous installation, an elematite 3 match, a control element 4 and a prohibition unit 5, and also the addition unit 6 and the phase accumulator 7. The input of each stage is a clock input 8 of a controlled divider 1 connected to the first input of the unit 2 of an autonomous installation. The output of the cascade is the output of the 3 matches matched to the input 8 of the next cascade. The input of the DCCD is the input 8 of the first cascade, and the output is the output 9 of the unit 2 of the autonomous state1: installation of any stage. The first output 10 of the controlled divider 1 is connected to the second input of the autonomous unit 2, and the second output 11 to one of the inputs of the 3 matches. The output 9 of the autonomous installation unit 2 of the previous cascade is connected to the third input of the autonomous installation unit 2 of the subsequent cascade, to the first input of the prohibition unit 5 and to the first input of the control element 4. The third output 12 of the controlled deltel 1 is connected to the second input of the prohibition unit 5, the output 13 of which is connected to the second input of the coincidence element 3 and the fourth input of the autonomous unit 2. The installation input 14 of the tel 1 is connected to the output of the control 4, the second input 15 of which is supplied with a control potential, which can also be supplied to the third input of the prohibition unit for its activation or blocking. The output 8 of the first cascade DCCD is connected to the first input of the addition unit 6. The output 2 of the autonomous installation of the second stage is connected to the second input of the addition unit 6 and to the first input of the phase accumulator 7, to the second input 16 of which a control potential is applied. The output 17 of the phase accumulator 7 is connected to the third input of the add 6 subunit, the output 18 of which is connected to the third input of the control 4 of the first cascade, with the fourth input of the 5 prohibition of the first cascade with the fifth input of the autonomous unit 2 of the first cascade. The device works as follows. Suppose that at the output 17 of the accumulator 7 of the phase, the constant logic level O (hereinafter simply O or I) operates, which locks the adding node 6 and at its output 18 a constant level 1 is formed, i.e. The phase accumulator 7 and the addition unit 6 in this case do not affect the operation of the DCCD. i Let also in the down state on the third input of block 2 of autonomous installation of the last cascade and on the third inputs of blocks 5 of the prohibition of all cascades there is a level G allowing the inclusion of these blocks. The autonomous installation blocks 2, control elements 4 and prohibition blocks 5 are turned off, and elements 3 of the match are on: at outputs 9, inputs 14 - O, and outputs 13 - 1. The controllable divider 1 of the last stage is in the О state. the controlled dividers of the 1 remaining cascades and the logic levels at their outputs 10, 11, 12 are arbitrary. Each of the N-1 stages starts operating in a constant dividing mode of the input pulses by m times (m is the number of states of the controlled divider). The waveform at their inputs 8 repeats the pulse shape at the outputs 11 of the controlled dividers of 1 previous stages and the last stage receives pulses with a duration of times longer than the duration of the pulses at the input of the first stage, which translates the controlled 1 N-ro divider into 1, 2, etc. With the transition of this controlled divider 1 to the state t-1, 1 appears at the corresponding outputs 9, inputs 14, and presetting it to the state begins. The prohibition block 5 of the last cascade is prepared for inclusion (or included) and the prohibition of the inclusion of the autonomous installation unit 2 of the previous (N-I) -ro cascade is lifted. Similar processes then take place sequentially in (N-l) -oM, (N-2) -OM, ... first cascades after the transition of their controlled dividers to the state t-1. : 3 the completion of the presetting of the controlled dividers 1 occurs in the reverse order: from the first stage to the last. With the end of the clock pulse at the input of the first stage, corresponding to the state t-1 of its controlled divider 1, at the outputs 9, the inputs 14 appear O. The impulse at the output of the first stage ends. Managed divider 1 goes to state 5. Prohibition block 5 is turned on. The level O at its output disables the unit 2 of the autonomous installation of the first stage from the output 9 of the second stage and blocks the passage of signals through the element 3 of coincidence. The impulse at the input of the second stage ends, which leads to the completion of the presetting of the controlled divider 1 of the second stage to the state Sj and to the end of the pulse and the output of this stage. It also includes the prohibition block 5, which disconnects the autonomous unit 2 of the second stage from the output 9 of the third cascade and blocks the passage of signals to the input of the third cascade, etc. As a result, all prohibition blocks 5 are successively included. Turning off the prohibition blocks 5 occurs after the completion of the incomplete division cycle of the controlled divider 1 of the corresponding cascade, when when it goes from the next state t-1 to the O state and output 12, a signal is generated that returns the prohibition block 5 to the initial state. In this case, 3 matches and blocks 2 of an autonomous installation will be erased successively, and DCDD returns to the initial state and one division cycle ends. The first in the new division cycle, the pulse at the input 8 of each i-ro cascade is delayed by the m-Si-clock pulses acting at the input 8 of the previous cascade. Therefore, while maintaining the initial level of logical 1 at the output 18 of the addition node 6, the division ratio of DDCD is integer and is determined by the formula K - S (y, -5) ace1-. The magnitude and order of reference of the division factors is determined by the control potentials and the inputs 15 of the controls 4 of all cascades. The first input of the accumulator 7 of the phase receives pulses whose duration is not less than m times longer than the duration of the pulses and the input 8 of the first stage, which is its state. The change in the state of the phase accumulator 7 occurs after the end of the pulse at the output 9 of the unit 2 of the autonomous installation of the second stage. When the state 1b is reached, which is set by the control signal at the second input 16 of the phase accumulator 7, a level 1 J is formed at its output 17, which prepares the switching on of node 6 for addition. The addition of the addition unit 6 occurs with the appearance of a positive front of the first in the new division cycle of the DDCD pulse at the output 8 of the first frame (the input of the second stage). In this case, a level appears at the output 18 of the addition unit 6; O, which prepares the controlled divider 1 of the first cascade to be installed in the w-1 state on the third input of control element 4 independently of the control potential at input 15 and removes the blocking from the 5 prohibition block 5 on its fourth input for the operation time of node 6 additions, if prohibition block 5 was blocked by the control potential applied to its third input. In addition, the signal from the output 18 of the adding node b affects the fifth input of the unit 2 of the autonomous installation of the first stage and removes the prohibition on its activation. After the transition of the controlled divider 1 of the first cascade to the state t-1, the elements of all the cascades work in the sequence described above, since with the end of the first pulse in a given pressure cycle the DDKD. at the output of the first stage, the replenishment unit 6 returns to the initial state and appears at its output. At the same time, the appearance of the second pulse in this cycle of the DDKD division at the output 8 of the first cascade is delayed and the period of the pulse frequency at the input of the DDKD increases, and the division factor K2 of the DDKD increases by one (Kj KI + 1). At the end of the division cycle, the DDKD at the output 9 of the unit 2 of the autonomous installation of the second cascade ends the next pulse, which brings the phase 7 drive to the next state. If the phase accumulator 7, in accordance with the control signal, remains in the initial state, the next division cycle of DDCD will also occur with the division factor Kj. Otherwise, the level at output 17 of phase accumulator 7 goes to O and the division ratio of DDCD in subsequent cycles will be KIW. Initially, the accumulator 7 of phase returns through the number of pulses received at its first input (the number of cycles of N stages of DDCD) equal to the interval vcoeni . L t, where K is an integer. The number of intervals r with level G and their duration q- (in DKDD operation cycles), where j 1, 2, .. at exit 17 of accumulator 7 ase is determined by a specific Work ™ algorithm, and the average division factor Q of the device during the averaging interval is L, equals ,,., -. rGi about: - 2 cj, --- 5: qi jH J - (- factors of decomposition of an integer oL, on the basis of t. 8 Thus, the introduction of node 6 of the addition and accumulator 7 of the phase into the programmable frequency divider allows only integer, but also fractional values of the division ratio of the device. Using the proposed programmable frequency divider in comparison with the known programmable frequency dividers with fractional division ratio will reduce the size and weight of the digital part of the frequency synthesis devices, and, therefore, the synthesizer devices in In general, since the addition node 6 and the phase accumulator 7 in this device are controlled by signals whose pulse duration is less than m times longer, the duration of the pulses arriving at the device’s clock input and, therefore, the addition node 6 and phase accumulator 7 performed on elements with lower speed and allowing greater integration density. 8 Invention Programmable frequency divider according to auth.St. No. 799145, characterized in that, in order to expand the functionality of the device, by providing a fractional value of the division factors, a phase accumulator and an Addition node are entered, the first input of which is connected to the clock input of the controlled divider of the second stage, the second input - with the output of the block autonomous installation of the second stage and with the first input and the opto phase, the second input of which is supplied with a control signal, the output of which is connected to the third input of the addition node whose output is connected to the third input control module of the first cascade to the fifth input of the autonomous installation unit of the first cascade and to the fourth input of the prohibition block of the first cascade.