Claims (1)
Изобретение относитс к импульсной технике и может быть использовано дл дискрютного регулировани средней часто ты следовани импульсных сигналов. Известен преобразователь код-частота , содержащий счетчик имтульсов и вспо могательные логические схемы, допускающие управление входной частотой при помощи кода, задаваемого на шинах управлени til. Получение дробного коэффициента делени входной частоты достигаетс введением вспомогательных счетчиков, дещифраторов и т.п., что значительно уоложн ет схемотехнику преобразовател . Известен также умножитель частоты, содержащий счетчик импульсов, каждый разр д которого выполнен на триггере и элементе переноса, поразр дные элементы 4И-НЕ, элементы совпадени , причем единвчные выходы триггеров подключены к первым входам соответствующих эпетле тов переноса, вторые входы которых соответственно, соединены с выходами элементов переноса щэедшествухнцего разр да , разрешающими входами триггеров в вторыми входами элементов 4И-НЕ, .соот ветствующих разр дов, первые входы элементов 4И-НЕ подключены к инверсным выходам соответствующих триггеров счетчика, третьи входы - ко входным шинам управлени , а выходы - соединены с соответствующими входамв первого элемента совпадени , выход которого подключе- ) к шине выходной частоты f23 Недостатком тсосс о технического рещени вл етс тот факт, что оно не обеспечивает полученне на выходе частоты, превыщаюшей входную, так как на любом пз его выходов при любых услови х всэможно получение лишь частот, меньших 0,5 ,-. а при объединении всех четырех выходов схемы можио добитьс ма1Есимааьной частоты Цель изобретени - расширение двашн зова выходных частот. Поставленна пель достигаетс тем, что в щюобраэователь код-частота, со36 держащий три элемента 2И-НЕ и два инвертора , счетчик импульсов, каждый разр д которого выполнен на триггере и элементе переноса, элемент совпадени и поразр дные элементы 4И-НЕ, элементы 2И-НЕ и инверторы, причем единичные выходы триггеров счетчика подключены к первым входам соответствующих элементов переноса, вторые входы которых соответственно соединены с выходами элементов переноса предшествующего разр ца, разрешающими входами триггеров и вторы ми входами элементов 4И-НЕ соответствующих разр дов, первые входы элементов 4И-НЕ подключены к инверсным выходам соответствующих триггеров счетчика , а третьи входы - ко входным шинам управлени , выходы элементов 4И-НЕ соединены с соответствующими входами элемента совпадени , выход которого подключен к шине выходной частоты, второй вход элемента переноса, разрешающие входы триггера и второй вход элемента 4И-НЕ младшего разр да соединены со входной шиной переноса, а выход элемента переноса старшего разр да - с выходной шиной П(;реноса, введен формирователь импульса, прг.чем вход первого инвертора подключен ко входной шине опорной частоты и к первому входу первого элемента 2И-НЕ, а выход - к первому входу второго элемента 2И-НЕ, выходы первого и второго элементов 2И-ИЕ соединены с соответствующими входами третьего элемента 2И-НЕ, выход которого подключен к четвертым входам каждого элемента 4И-тНЕ и ко входу формировател импульсов , выход которого через второй инвертор соединен со счетными входами каждо го триггера счетчика, вторые входы первого и второго элемента 2И-НЕ подключены , соответственнсу к инверсному и еди ничному выходам одного из триггеров счетчика. На чертеже представлена структурна электрическа схема преобразовател . Преобразователь содержит входную ши ну 1 опорной частоты, инвертор 2, двухвходовые элементы 2И-НЕ 3 и 4, инвертор 5, четырехвходовые элементы 4И-НЕ 6, формирователь 7 импульсов, инвертор 8, триггер 9, входные шины 1О управлени , элемент 11 совпадени , шину 12 вы ходной частоты, элементы 13 переноса счетчика 14, входную 15 и выходную 16 шины переноса. Преобразователь код-частота работает следующим образом. 9 До начала работы на входной шине 15 переноса действует сщ нал низкого уровн , запрещающий поступление опорной частоты на шин 12 выходной частоты. При этом на шине выходной частоты имеетс потенциальный сигнал низкого уровн , все триггеры 9 счетчика 14 наход тс в нулевом состо нии. На входной шине 1 опорной частоты действует периодический импульсный сигнал Fgy . С поступлением на входную шину 15 переноса потенциального сигнала высокого уровн начинаетс работа счетчика 14. Поскольку в данный момент тот триггер счетчика 14, с выходов которого снимаетс сигнал обратной св зи, находитс еще в нулевом состо нии, элемент 2И-НЕ 4 заблокирован, и те полупериоды F , которые имеют высокий уровень, через элементы 2И-НЕ 3 и 4 проход т на вход формировател 7 импульсов и одновременно на четвертые входы элементов 4И-НЕ 6. Формирователь 7 импульсов на каждый отрицательный перепад сигнала на его входе вырабатывает короткий импульс низкого уровн , который, пройд через инвертор 8, воздействует на счетные входы триггеров 9. По заднему фронту каждого счетного импульса счетчик 14 увеличивает свое содержимое на единицу. Поскольку счетный импульс имеет конечную длительность, сигнал высокого уровн на четвертых входах элементов 4И-НЕ 6 еще до очередного переключени счетчика успевает сменитьс на сигнал низкого уровн , блокировать все элементы 4И-НЕ 6, элекент 11 совпадени и тем самым предотвратить по вление помех на шине 12 выходнойчастоты, которые могут возникнуть в момент переключени счетчика 14. После подсчета определенного числа импульсов срабатывает тот триггер счетчика 14, с выходом которого снимаютс сигнешы обратной св зи на элементы 2И-НЕ 3 и 4. Блокируетс элемент 2И-НЕ 3, а те полупериоды Fв5, которые имеют низкий уровень, через инвертор 2, элементы 2И-НЕ 3 и 4 поступают на четвертые входы элементов 4ИНЕ б и на вход формирователи 7 импульсов . Дальнейша работа счетчика 14 происходит аналогично, но фаза Fg относительно счетных импульсов оказываетс противоположной. Таким образом, смена фазы Fg относительно сигналов, поступающих на вход счетчика 14, происходит при очередной смене состо ни того триггера 9, с выходом которого сн ты сигналы обратной св зи При этом количество периодов Рщ /необходимое дл возвратени счетчика 14, в псхопное состо ние, т.е. цикл его работы, составл ет не 2, а определ етс числом (), где И - общее количество триггеров 9, а Ип - номер триггера, с выходов которого снимаютс сигналы обратной св зи. Элементы 13 межразр дного переноса обеспечивают разрешение переключени ка кого-либо триггера 9 только в том случае если все триггеры, предшествующие данно му, наход тс в единичном состо нии. Ана логичные услови необходимы дл по влени импульсов на выходе какого-либо из элементов 4И-НЕ 6, но дл этого дополнительно требуетс наличие потенциального сигнала высокого уровн на третьем входе данного элемента 4И-НЕ 6, т.е. сигнала управлени А. , где-1 0,1, ..., . Каждый сигнал управлени , по вл ющ 1йс на шинах 10, разрешает прохождение соответствующей частотной составл ющей с триггеров 9 через элемент 4И-НЕ 6 и элемент 11 совпадени на шину 12 выходной частоты. При этом каж дый сигнал управлени А обладает весом 2Vi-i-1 г,е. наибольшим весом обладает управл ющий сигнал, подаваемый на эл€ мент 4И-НЕ младщего разр да преобразовател . В общем случае на шины управ лени быть подан управл ющий код 4А, X ...-ьА . х V -1 -О х2 . Таким образом, выходна частота преобразовател код-частота определ ет выражением . ,( ) где 1 - номер входной шины управлени ц - общее число разр дов преобразовател ; сигнал на входной шине управлени номер 1 ; Ум - номер триггера, с выходов кот рого снимаютс сигналы обратн св зи; ВА опорна частота на входе преоб разовател . Особенностью предлагаемого преобра эовател код-частота вл етс возможность получени коэффициента преобразо вани , большего единицы Действительно если на всех входных шинах управлени действуют высокие уровни (управл ющий код .+2° ), вьфажени ( 1) после упрощений примет вид pwax 4 вы БХ- (1 Предполага , что сигналы обратной св зи сн ты не с самого старшего раэр да преобраэовртел , т.е. Vh м , лолучаем неравенство 2 И -1-72 - , откуда следует, что ч,- Например, в случае трехразр дного { ) преобразовател код-частота, в котором сигналы обратной св зи снимаютс со вторюго ,) разр да счетчика 14, при максимальном коде на входных шинах 10 управлени , согласно выражению (2), получаем Fg, т.е. за интервал времени , равный шести периодам опорной частоты, на шине 12 выходной часготы по вл етс семь импульсов. Така особенность пркэдлагаемого преобразовател код-частота позвол ет использовать его, например, в качестве составной части системы цифровой корректировки средней частоты неперестраиваемого кварцевого генератора импульсов, используемого в устройствах измерени времени. При использовании предлагаемого преобразовател код-частота требовани к точности установки средней номинальной частоты кварцевого генератора могл быть снижешз. поскольку ошибка может с заданной степенью точности компенсироватьс выбором соответствующего значени коэффициента преобразовани . Формула изобретени Преобразователь код-частота, содержащий три элемента 2И-НЕ и два инвертора , счетчик импульсов, каждый разр д которого выполнен на триггере и элементе переноса, элемент совпадени и поразр дные элементы 4И-НЕ, элементы 2И-НЕ и инверторы, причем единичные выходы триггеров счетчика подключены к первым входам соответствующих элементов переноса , вторые входы которых соответственно соединены с выходами элементов переноса предшествующего разр да, разрешающими входами триггеров и вторыми вхоа&ыгч элементов соответствующих разр дов, первые входы элементов 4И-НЕ подключены к инверсным выходам соответствующих триггеров счетчика, а третьи входы -ковходным шинам ухфавлени , выходы элементов 4И-НЕ соединены с соответствующими входами элемента сорг-, падени , выход которого подключен к швне выходной частоты, второй элемента переноса, разрешрющие входы триггера и второй вход элемента 4И-НЕ младшего разр да соединены со входной шиной переноса, а выход элемента переноса Старшего разр да - с выходной шиной пеThe invention relates to a pulse technique and can be used to discretely adjust the average frequency of the pulse signals. A known code-to-frequency converter contains an impulse counter and auxiliary logic circuits that allow control of the input frequency using a code specified on the control bus til. Obtaining a fractional division factor of the input frequency is achieved by introducing auxiliary counters, decipherors, and the like, which significantly weakens the converter circuitry. Also known is a frequency multiplier containing a pulse counter, each bit of which is executed on a trigger and a transfer element, bitwise 4I-NO elements, coincidence elements, with single trigger outputs connected to the first inputs of the corresponding transfer patterns, the second inputs of which are respectively connected to the outputs of the transfer elements of the most advanced discharge, the enabling inputs of the flip-flops in the second inputs of the 4I-NO elements, the corresponding bits, the first inputs of the 4I-NOT elements are connected to the inverse outputs of the corresponding There are triggers of the counter, the third inputs are to the control input buses, and the outputs are connected to the corresponding inputs in the first match element, the output of which is connected to the output frequency bus f23. The disadvantage of the technical solution is the fact that it does not provide the output frequencies exceeding the input one, since on any of its outputs, under any conditions, it is possible to obtain only frequencies less than 0.5, -. and by combining all four outputs of the circuit, it is possible to achieve the maximum of the frequency. The purpose of the invention is to expand the duplicated output frequencies. The delivered pell is achieved by the fact that, in a code-frequency generator, containing three elements 2I-NOT and two inverters, a pulse counter, each bit of which is made on a trigger and a transfer element, a coincidence element and bitwise elements 4I-NOT, elements 2I- NOT and inverters, with the unit outputs of the meter triggers connected to the first inputs of the respective transfer elements, the second inputs of which are respectively connected to the outputs of the transfer elements of the preceding bit, enabling inputs of the trigger and the second inputs of the 4I-NOT matching bits, the first inputs of the 4I-NOT elements are connected to the inverse outputs of the corresponding counter triggers, and the third inputs are connected to the control input buses, the outputs of the 4I-NOT elements are connected to the corresponding inputs of the match element whose output is connected to the output frequency bus , the second input of the transfer element, allowing the trigger inputs and the second input of the 4I-NOT low-order element are connected to the input transfer bus, and the output of the high-order transfer element is connected to the output bus P (; renos; A pulse generator, prg.chem the input of the first inverter is connected to the input frequency reference bus and to the first input of the first element 2I-NOT, and the output - to the first input of the second element 2I-NOT, the outputs of the first and second elements 2I-IE are connected to the corresponding inputs of the third element 2I-NOT, the output of which is connected to the fourth inputs of each element 4I-tNE and to the input of the pulse former, the output of which through the second inverter is connected to the counting inputs of each trigger of the counter, the second inputs of the first and second element 2I-NOT connected, Responsibility to the inverse and single outputs of one of the counter triggers. The drawing shows a structural electrical converter circuit. The converter contains the input frequency 1 of the reference frequency, the inverter 2, two-input elements 2И-НЕ 3 and 4, the inverter 5, the four-input elements 4И-НЕ 6, the driver 7 pulses, the inverter 8, the trigger 9, the input bus 1O control, the element 11 coincidence, output frequency bus 12, transfer elements 13 of counter 14, input 15 and output 16 of the transfer bus. Converter code-frequency works as follows. 9 Before starting work on the input transfer bus 15, a low level base is in effect, prohibiting the arrival of the reference frequency on the output frequency buses 12. At the same time, there is a potential low level signal on the output frequency bus, all the triggers 9 of the counter 14 are in the zero state. A periodic pulse signal Fgy acts on the input bus 1 of the reference frequency. With the arrival of a potential high signal at the input bus 15, counter 14 starts working. Since at that moment that trigger trigger 14, from the outputs of which the feedback signal is removed, is still in the zero state, element 2I-HE 4 is blocked, and half-periods F, which are high, pass through the elements 2I-NOT 3 and 4 7 impulses to the driver and simultaneously to the fourth inputs of 4I-NOT elements 6. The generator 7 impulses for each negative signal differential at its input produces a core A low-level low pulse that, having passed through the inverter 8, acts on the counting inputs of the flip-flops 9. On the falling edge of each counting pulse, the counter 14 increases its content by one. Since the counting pulse has a finite duration, the high level signal at the fourth inputs of 4I-HE 6 elements, before the next counter switching, has time to change to a low level signal, block all 4I-HE 6 elements, elec tant 11, and thus prevent interference on the bus 12 output frequencies that may occur at the moment of switching the counter 14. After counting a certain number of pulses, the trigger of the counter 14 is triggered, with the output of which the feedback signals are removed to the elements 2I-NO 3 and 4. B element 2I-NOT 3 is locked, and those half-periods Fb5, which are low-level, through inverter 2, elements 2I-NOT 3 and 4 are fed to the fourth inputs of the 4INE b elements and to the input the pulse shaper 7. Further operation of the counter 14 is similar, but the phase Fg relative to the counting pulses is opposite. Thus, the change of the phase Fg relative to the signals arriving at the input of the counter 14 occurs at the next change of state of the trigger 9, with the output of which feedback signals are removed. At the same time, the number of periods Pf / necessary to return the counter 14 to the hopping state i.e. the cycle of its operation is not 2, but is determined by the number (), where I is the total number of triggers 9, and Ip is the number of the trigger, from whose outputs feedback signals are removed. The inter-bit transfer elements 13 provide the permission to switch any trigger 9 only if all the triggers preceding this one are in a single state. Similar conditions are necessary for the appearance of pulses at the output of any of the 4I-HE 6 elements, but for this, a potential high-level signal is additionally required at the third input of this 4I-HE 6 element, i.e. control signal A., where -1 0,1, ...,. Each control signal occurring on bus 10, permits the passage of the corresponding frequency component from flip-flops 9 through element 4I-HE 6 and element 11 coincidence on bus 12 of the output frequency. In this case, each control signal A has a weight of 2Vi-i-1 g, e. the most powerful is the control signal applied to the 4I-NOT junior converter unit. In the general case, control codes 4A, X ...-ÀA are fed to the control buses. x V -1 -O x2. Thus, the code-frequency converter output frequency is determined by the expression. , () where 1 is the number of the input control bus; c is the total number of bits of the converter; signal on control input bus number 1; Mind is the number of the trigger, from the outputs of which the feedback signals are removed; VA is the reference frequency at the transducer input. A feature of the proposed code-frequency converter is the possibility of obtaining a conversion factor larger than one. Indeed, if all control input buses are high (control code + 2 °), the output (1) after simplifications will look like pwax 4 you BH- (1 It is assumed that the feedback signals are not removed from the most senior and yes, that is, Vh m, we get the inequality 2 I -1-72 -, which implies that h, - For example, in the case of a three-bit { ) code-frequency converter, in which the feedback signals and removed from vtorugo,) counter 14, with the maximum code on the input control buses 10, according to expression (2), we get Fg, i.e. for a time interval equal to six periods of the reference frequency, seven pulses appear on the bus 12 of the output clock. Such a feature of the proposed code-frequency converter allows it to be used, for example, as an integral part of a digital correction system for the average frequency of a non-tunable quartz pulse generator used in time measurement devices. When using the proposed converter, the code-frequency accuracy requirements for setting the average nominal frequency of a quartz oscillator could be reduced. since the error can be compensated with a given degree of accuracy by selecting the appropriate value of the conversion coefficient. Claims A code-frequency converter comprising three 2I-NOT elements and two inverters, a pulse counter, each bit of which is executed on a trigger and a transfer element, a coincidence element and bit elements 4I-NO, 2I-NOT elements and inverters, and the outputs of the trigger trigger are connected to the first inputs of the respective transfer elements, the second inputs of which are respectively connected to the outputs of the transfer elements of the preceding discharge, the enabling inputs of the triggers and the second inputs of the corresponding elements the first inputs of the 4I-NOT elements are connected to the inverse outputs of the corresponding counter triggers, and the third inputs are connected to the corrugation bus, the outputs of the 4I-NOT elements are connected to the corresponding inputs of the sorghum element, the drop, the output of which is connected to the output frequency joint, the second the transfer element, allowing the trigger inputs and the second input of the 4I-NOT low-order element are connected to the transfer input bus, and the output of the High-level transfer element is connected to the output bus