SU868775A1 - Устройство дл программного контрол электронных устройств - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО КОНТРОЛЯ ЭЛЕКТРОННЫХ УСТРОЙСТВ

1

Изобретение относитс  к вычислительной и контрольно-измерительной технике и может быть использовано дл  контрол  электронных устройств и узлов различного назначени .

Известно устройство централизо- ванного контрол , содержащее датчики, сигнализаторы отклонений элементы И и ИЛИ, коммутаторы, узел внешнего запуска, цифровой измеритель, блок управлени , цифровой регистратор, тёЛмер, дешифратор, счетчик. В устройстве реализуетс  регул рное ин- фармсоднонное обслуживание с управл емой длительностью опроса датчиков, которое необходимо дл  измерени  параметров с заданной точностью, при этом управление осуществл етс  по сигналам, которые формируютс  на выходах сигнализаторов отклонений 1} .

Недостаток устройства - невысокое быстродействие, что ограничивает его .применение дл  контрол  электронных устройств в динамике работы, кроме того, устройство не обеспечивает отработку отдельных узлов и устройства в целом.

Известно также устройство дл  контрол  логических узлов, содержащее оперативное запоминающее устройство.

адресный коммутатор,, блок управлени , блок генерации стимулирующих воздействий , блок коммутации стимулирующих воздействий, блок анализа неисправностей и логической обработки. Такое устройство обеспечивает отработку функциональных узлов электронных систем путем Формировани  управ .Q л ювдего сигнала с последующим анализом реакции узла на управл ющее воздействие 2 .

Недостаток устройства - не обеспечивает контроль устройства в динамике работы, кроме того, оно может

5 работать с устройством ограниченной конфигурации.

Наиболее близким к предлагаемому  вл етс  устройство дл  программного контрол , содержгицее блок ввода,

20 блок выработки тестовых наборов, коммутатор , блок измерений, операционный блок, блок синхронизации, блоки управлени , регистрации и контрол  программ, блок сравнени  и контролируемый блок, при этом блок выработки тестовых наборов через контролируемый блок и коммутатор соединен с блоком измерений и операционным блохом , а блрк ввода, к которому может

30 подключатьс  ЭЦВМ,через блок управлени  соединено блоками сравнени , контрол  программ, выработки тестовых наборов, измерени , коммутатором и операционным блоком; второй вход блока контрол  программ соедннен с сигнальными выходами этих блоков . Устройство обеспечивает проверку и отработку узлов (блоков) путем Формировани  управл гаиих сигналов с последукчдим измере-нием реакции на управл ющее воздействие З ,

Недостатки известного устройства блок выработки тестовых наборов может соедин тьс  с контрольными блоками ограниченной конфигурации (т.е. имеющими строго ограниченные и идентичные координаты и число точек соединени ) , не обеспечиваетс  проведение оптимизации прин тых решений дл  отдельных блоков и устройств, содержщих несколько блоков. Кроме того, не обеспечиваетс  надежный (т.е. непрерывный) контроль устройства в динамике работы, особенно в тех случа х , когда сокраь аетс  длительность управл ющих сигналов и возрастает частота их следовани , что приводит к невысокой достоверности контрол  провер емого узла.

Цель изобретени  - повышение достоверности контрол .

Поставленна  цель достигаетс  тем, что в устройство, содержащее блок управлени , блок генерации стимулирующих воздействий, блок преобразовани  измер емых параметров во временной интервал, блок измерени  времени , измеритель точного времени коммутатор и блок сопр жени , первый выход которого соединен с командным входом блока управлени , выход управлени  сти1чулирующими воздействи ми и первый выход следовани  операций которого подключен соответственн к первому и BTOpoiV входам блока генерации стимулирующих воздействий, первый выход которого  вл етс  информационным выходом устройства, второй выход блока генерации стимулирующих воздействий соединен с первым сигнальным входом блока управлени , измерительный выход которого подключен к первому управл ющему входу блока преобразовани  измер емых параметров во временной интервал, выход которого соединен с первым входом измерител  точного времени, третий Управл ющий вход которого и второй сихнальный вход блока управлени  подключены к управл к цему выходу блока преобразовани  измер емых папаметров во временной интервал, перилй управл ющий вход, сигнальный выход и второй вход измерител  точного времени соединены соответственно со вторым выходом следовани  операций и с третьим сигнальным входом блока управлени  и со вторым выходом коммутатора, первый управл ющий вход

сигнальный выход и третий вход которого подключены соответственно к третьему выходу следовани  операций, к четвертом сигнальному входу и к выходу управлени  коммутатором блока управлени , введены блок -масштабных преобразований, блок оптимизации блок выбора цепей, блок коммутации стимулирующих воздействий, блок датчиков ,блок анализаторов активности, блок приоритетов,регистр адресов, блок адаптивного контрол , блок управлени  выдачей информации и элемен ИЛИ, причем перва  группа выходов блока масштабных преобразований подключена к первой группе входов блока оптимизации, к первой группе входов блока коммутации стимулирующих воздействий и к группе входов блока датчиков , группа выходов которого подключена ко второй группе входов блок коммутации стимулирующих воздействий и к группе входов блока анализаторов активности, выход которого соединен с входом блока измерени  и с первым входом коммутатора, первый выход которого соединен через блок приоритетов и регистр адресов с первым входоми непосредственно со вторым входом блока адаптивного контрол , выход которого подключен к третьему входу элемента ИЛИ, первый и второй входы которого соединены соответственно с информационным выходом блока -управлени  и с выходом измерител  точного времени, выход элемента ИЛИ подключен ко входу блока сопр жени , первый управл ющий вход и третий выход которого соединены соответственно с выходом и входом обратной св зи блока управлени  выдачей информации, первый, втдрой и третий управл ющие выходы которого подключены ко входам обратной св зи соответственно блока адаптивного контрол , измерител  точного времени и блока управлени  , а также ко второму , третьему и четвертому управл ющим входам блока сопр жени , вход, обратной св зи и второй выход которого соединены соответственно с управл ющим выходом и входом блока выбора цепей, первый выход которого подключен ко второму входу коммутатора и к коммутирующему входу блока управлени  и к четвертому входу блока коммутации стимулирующих воздействий , первый выход и третий вход которого соединенысоответственно со входом блока преобразовани  измер емых параметров во временной интервал и с третьим выходом блока генераций стимулирующих воздействий, второй, третий и сигнальный выходы блока коммутации стимулирующих воздействий подключены соответственно к адресному входу, ко входу контрол  операций и к п тому сигнальному входу блока управлени , четвертый выход

следовани  операций которого подключен к управл ющему входу блока масштабных преобразований, второй выход иуправл ющий выход которого соединены соответственно с п тым входом hi управл ющим входом блока коммутации стимулирующих воздействий, первый,и третий управл ющие входы которюго подключены соответственно к п тому и шестему выходам следовани  операций блока управлени , выход принака окончани  операции которого подключен к четвертому управл ющему входу блока коммутации стимулирующих воздействий и второму управл ющему входу блока выбора цепей, второй выход и первый управл ющий вход которого соединены соответственно со вторым входом блока оптимизации и с седьмом выходом следовани  .операций блока управлени , запросный выход которого подключен к третьему входу блока управлени  выдачей информации, первый и второй вход которого подключены соответственно к первому управл ющему выходу блока адаптивного контрол  и к управл ющему.выходу измерител  точного времени , выход блока измерени  времени подключен к третьи входам.измерител  точного времени и блока адаптивного контрол , выход командного сброса блока управлени  подключен к вторым управл ющим входам коммутатора, измерител  точного времени и блока коммутации стимулирующих воздействий, при этом группа входов блока масштабных преобразований  вл етс  входом устройства и служит дл  подключени  к выходам объекта контрол .

Блок масштабных преобразований устройства содержит узел преобразовани  координат внешних цепей, узел делителей и узел проверки соединений при этом группа входов и перва  группа выходов узла преобразовани  координат внешних цепей  вл етс  соответственно группой входов и первой группкой выходов блока масштабных преобразований, втора  группа выходов , втора  группа входов и треть  группа выходов узла преобразовани  координат внешних цепей соединены соответственно с группой входов, с группой выходов узла делителей и с группой входов узла проверки соединений , управл ющий вход, управл мчий выход и группа выходов которого  вл ютс  соответственно управл ющим входом, управл ющим выходом и вторым выходом блока масштабных преобразований .

Коммутатор устройства содержит регистр управлени , первый и второй элемент И и п каналов вторю го выхода , каждый из которых содержит регистр , элемент и, элемент ИЛИ и формирователь контрольного сигнала, при этом группа входов элемента Л

 вл етс  первым входом коммутатора, каждый из входов этой группы подключен соответственно к элементу И каждого из каналов, выходы каждого из которых подключены к соответствующим входам элемента ИЛИ своего канала , выходы элементов ИЛИ всех каналов  вл ютс  вторым выходом коммутатора , группа входов второго элемент И  вл етс  вторым входом коммутатора группа выходов второго элемента И подключена к группе входов регистра управлени , группа выходов которого соединена с группой управл ющих входов первого элемента И, группа выходов которого  вл етс  первым выходом коммутатора, кроме того, группа выходов второго элемента И соединена с соответствующими разр дами регистров каждого из каналов, группа выходов из регистра каждого из каналов подключена к группе управл кчцих входов элемента И и к группе входов формировател  контрольного сигнала своего канала, выходы Лормирователеп контрольного сигнала всех каналов  вл ютс  сигнальным выходом коммутатора , первый и второй управл ющие входы которого подклр)чены соответственно к управл ющему входу второго элемента И и ко входам сброса регистра управлени  и ко входам сброса регистров каждого из каналов, управл ющие входы регистров каждого из каналов в совокупности  влпьлтс  третьим входом коммутатора.

Блок управлени  устройства содержит узел коммутации, первый и второй элементы ИЛИ, дешифратор команд, дешифратор операций, регистр операций, накопитель чисел, ключевой элемент, передающий буфер, элемент И, узел приоритетов, формирователь признака окончани  команды, узел контрол  программных соединений, узел контрол выполнени  операций и узел управлени  коммутатором, при этом первый вход узла коммутации  вл етс  командным входом блока управлени , первый второй и третий выходы узла коммутации соединены соответственно со входом дешифратора команд, со входом регистра операций и с первым входом накопител  чисел,первый и второй выходы ключевого элемента  вл ютс  соответственно выходом управлени  стимулирующими воздействи ми и измерительным выходом блока управлени , третий и четвертый выходы ключевого элемента подключены соответственно ко входу кода числа передающего буфера и ко второму входу узла контрол  выполнени  операций, выход и управл к ций выход накопител  чисел соединены соответственно со входом ключевого элемента и с третьим управл ющим входом узла коммутации, второй управл 1.вдий вход которого соединен

с управл ющим выходом регистра операций , вход кода команды передак цего буфера соединен с первым выходом дешифратора команд и с первым входом дешифратора операций, первый управл ющий выход которого  вл етс  первым выходом следований операций блока управлени , а также подключен к первому управл гацему входу узла контрол программных соединений и ко второму управл ющему входу ключевого элемент второй, четвертый, шестой и седьмой управл ющие выходы дешифратора операций  вл ютс  соответствующими выходами следовани  операций блока управлени , третий управл ющий выход дешифратора операций  вл етс  третьим выходом следовани  операций блока управлени , а также подключен ко вто рому управл ющему входу узла, контрол  программных соединений и к первому управл ющему входу узла управлени  коммутатором, п тый управл квдий выход дешифратора операций  вл етс  п тым выходом следовани  операций блока управлени , а также подключен к третьему управл ющему входу узла контрол  программных соединений, выходы дешифратора операций подключен следующим образом: первый - к управл ющему входу регистра Огпераций и к nepBOiviy входу первого элемента ИЛИ второй - к первому входу узла контрол  выполнени  операций, ко входу признака начала операции передающего буфера и ко второму входу накопител  чисел, третий - к четвертому управл ющему входу узла контрол  программных соединений и к первому управл ющему входу ключевого элемента, четвертый - к третьему входу узла контрол  выполнени  операций, первый управл ющий выход дешифратора команд подключен к первому управл ющему входу узла коммутации, второй управл ющий выход дешифратора команд  вл етс  выходом командного сброса блока управлени , второй выход дешифратора команд подключен к третьему входу формировател  признака окончани  команды, выход которого подклю .чен ко входу признака окончани  операции передающего буфера и ко входам сброса накопител  чисел и регистра операций, выход котброгО соединен с первым входом элемента И и со входом узла приоритетов, первый и второй выходы которого подключены соответственно ко вторым входам формировател  признака окончани  команды и дешифратора операций, второй вход и выход первого элемента ИЛИ соединены соответственно со вторым выходом узла коммутации и со вторым входом элемента И, выход которого подключен к входу кода операции передающего буАера, первый контрольный вход которого соединен с первым выходом узла контрол  выполнени 

операций, второй выход которого  вл етс  выходом признака окончани  операций блока управлени , а также подключен к входу признака окончани  операции передающего буфера, к первому входу формировател  признака окончани  команды, к управл ющему входу дешифратора операций и к п тому управл ющему входу узла контрол  программных соединений, первый, второй, третий, четвертый и п тый сигнальные входы которого  вл ютс  соответствующими сигнальными входами блока управлени , первый, второй и третий выходы узла контрол  программных соединений подключены соответственно к п тому входу узла контрол  выполнени  операций, ко второму контрольному входу передающего буфера и к первому входу узла управлени  коммутатором, первый выход которого  вл етс  выходом управлени  коммутатором блока управлени , группа входов узла контрол  программных соединений объединена с группой входов второго элемента ИЛИ и  вл етс  коммутирующим входом блока управлени ,, вход контрол  операций которого подключен к четвертому входу узла контрол  выполнени  операций, шестой и седьмой входы которого соединены соответственно со вторым и третьим выходами узла управлени  коммутатором, вход обратной св зи, первый выход, второй выход и группа входов передающего буфера  вл ютс  соответственно входом обратной св зи, информационным выходом и запросным выходом и адресным входом блока 5 правлени .

Кроме того, узел контрол  выполнени  операций устройства содержит элемент И, счетчик контрол  времени, формирователь признака окончани  операции , формирователь сигнала сброса , элемент ИЛИ, формирователь уставки и счетчик тактов операции, при этом на первый вход элемента И подаютс  тактовые импульсы, выход его подключен к первому входу счетчика контрол  времени, выход которого соединен с первым входом формировател  признака окончани  операции, второй вход которого  вл етс  седьмым входом узла контрол  выполнени  операций , первый вход которого подключен к первому входу формировател  сигнала сброса, выход которого соединен со вторым входом счетчика контрол  времени, п тый вход узла контрол  выполнени  операций  вл етс  первым входом элемента ИЛИ, второй вход которого, а также второй вход элемента И  вл ютс  соответственно второй и первой шинами третьего входа узла контрол  выполнени  операций , четвертый вход которого также разделен на две шины, перва  из которых подключена к второму входу формировател  сигнала сброса, а втора  к третьему входу элемента ИЛИ, четвертый вход которого  вл етс  шестым входом узла контрол  выполнени  операций , выход элемента ИЛИ подключён к третьему входу Формировател  сигна ла сброса и к первому входу счетчика тактов операции, группа входов которого соединена с группой выходов фор мировател  уставки, группа входов ко торого  вл етс  вторым входом узла контрол  выполнени  операций, второй вход счетчика тактов операции подклю чен к третьему входу формировател  признака окончани  операции, выход которого  вл етс  вторым выходом уэла контрол  выполнени  операций, а также подключен ко второму входу счетчика тактов операции, группа вых дов которого  вл етс  первым выходом узла контрол  выполнени  операций. На фиг. 1 приведена блочна  схем устройства дл  программного контрол  электронных устройств. Предлагаемое устройство содержит блок 1 масштабных преобразований, блок 2 оптимизации решени  задач, блок 3 выбора цепей, блок 4 комг тации стимулирующих воздействий, блок датчиков, блок б анализаторов активности , коммутатор 7, блок 8 измерени  времени, измеритель 9 точного времени, блок 10 преобразовани  измер емых параметров во временной интервал, блок 11 приоритетов, регистр 12 адресов, блок 13 адаптивно го контрол , элемент 14 ИЛИ, блок 1 управлени  выдачей информации, блок 16 управлени , блок 17 генерации стимулирующих воздействий и блок 18 сопр жени . На Лиг. 2 приведена блочна  схема блока 1 масштабных преобразовани Блок масштабных преобразований содержит узел 19 делителей, делител 20,узел 21 преобразовани  коорди нат внешних цепей, контактные платы .22, точки 23 выбранных соединений , первый вход 24 дл  подачи тактовых импульсов ТИ, узел 25 про верки соединений, элемент 26 И, ком мутирующее устройство 27, ключевые .схемы 28, элементы 29 И, регистр 3Q кодировдни , элемент 31 задержки, счетчик 32 адресов, элемент 33 ИЛИ и второй вход 34 дл  подачи тактовы импульсов ТИ. На Лиг. 3 приведена схема функциональных св зей блока 2 оптимизации решени  задач и блока 3 выбора цепей. Схема включает эквиваленты сопротивлений (комплексных) 35, ключевые схемы 36, элементы И. 37, триггерл 38, ключи 39, передающий буЛер 40,  чейки 41 перезаписи, разр д 42 признака сообщени , информационные разр ды 43, разр д 44 признака окончани  кадра, элемент 45 ИЛИ, дешифратор 46, элементы 47 И, элемент 48 ИЛИ-И, триггер 49 и регисТр 5(1. На фиг. 4 приведена схема св зей блока 4 коммутации стимулиругацих воздействий. Схема св зей блока 4 содержит входную ключевую схему 51, первую группу 52 ключевых схем, вторую группу 53 ключевых схем, третью группу 54 ключевых схем, элемент 55 И, узел 56 проверки, сдвигаю(ций регистр 57, группу элементов 58 И, регистр 59 кодировани , элемент 60 ИЛИ, формирователь 61 контрольного сигнала (собран по схеме ИЛИ) и элементы 62 ИЛИ. На фиг. 5 приведена структурна  . схема блока 6 анализаторов активности . Блок анализаторов активности содержит дифференцирующий элемент 63, элемент 64 ИЛИ и инвертор 65. На фиг. 6 приведена блок-схема коммутатора. Коммутатор состоит из группы элементов 66 И,канальных элементов 67 И, канальных регистров 68,регистра 69 управлени , элементов 70 ИЛИ,формирователей 71контрольных сигналов (собраны по схеме или) и второй группы элементов 72И (содержит п элементов И). На фиг. 9 приведена структурна  схема блока адаптивного контрол . Блок адаптивного контрол  содержит вход 73 дл  подачи тактовых иМпульсов ТИ 2, узел 74 ввода информации , элемент 75 И, элементы 76 ИЛИ,, ключевые схемы 77, элемент 78 И,  чейки 79 формировани  признака сообщени  (собраны по схеме ИЛИ) , измеритель 80 точного времени (собран на линии задержки), регистр 81, узел 82 выдачи информации, элементы 83 ИЛИ,  чейка 84 управлени  (собрана по схеме ИЛИ) и формирователь 85 признака окончани  кадра (собра- на по схеме ИЛЙ-НЕ). На фиг. 10 изображена структурна  схема блока 15 управлени  выдачей информации. Указанный блок содержит формироВр1тель 86 запросного сигнала (собран по схеме ИЛИ), элементы 87 запрета, элемента 88 ИЛИ, узлы 89 неизменности состо нии (собраны на двух элементах запрета) и ключи 90. На фиг. 7 изображена структурна  схема измерител  9 точного времени. Измеритель точного времени содержит вход 91 дл  подачи тактовых импульсов ТИ 3, узел 92 ввода информации , узел 93 измерений (содержит m каналов измерений на лини х задержки ) , формирователи 94 признака сообщений (собраны по схеме ИЛИ) элементы 95 ИЛИ, схеки 96 запрета, узлы 97 кодировани , элементы 98 И и передающий буфер 99. На фиг. 8 представлены структурные схемы узла 92 ввода информации и блока 10 преобразовани  измер емых параметров во временной интервал. Схемы содержат ключевые схемы 100-102 и узлы 103 преобразовани  параметров. Остальные элементы опис ны выше. На фиг. 11 приведена структурна  схема блока 16 управлени ., Блок управлени  содержит узел 10 коммутации, элементы 105 ИЛИ, дешифратор 106 команд, регистр 107 операций , накопитель 108 чисел, ключевой элемент 109, передающий буфер 110, элемент 11-1 И, дешифратор 112 опера ций, узел 113 приоритетов, формирователь 114 признака окончани  команды (собран по схеме И-ИЛИ), узел 115 контрол  программных соединений узел 116 контрол  выполнени  операций и узел 117 управлени  коммутатором . На фиг. 12 представлена :Структурна  схема дешифратора 112 операций, узла 115 контрол  программных соединений и узла 116 контрол  выполнени  операций. Схема содержит элементы 118 задержки , элементы 119 И, элементы 12 ИЛИ, формирователи 121 признака команды , формирователи 122 признака операции (собраны по схеме ИЛИ) , формирователь 123 сигнала однотактовой операции (собран по схеме задержанной или) , элементы 124 ИЛИ, элементы 125 И, элемент 126 И-ИЛИ, элемент 127 И, счетчик 128 контрол  времени, формирователь 129 признака окончани  операции (собран по схеме ИЛИ), формирователь 130 сигнала сбро са- (собран по схеме ИЛИ) , элемент 131 ИЛИ, формирователь 132 уставки (собран по схеме инвертора) и счетчик 133 тактов операции. На Фиг. 13 приведена структурна  схема узла 117 управлени  коммутатором . Узел управлени  коммутатором содержит элемент 134 И, формировател 135 измерительных каналов, элемен-ты 136 И, триггер 137, элемент 138 ИЛИ и  чейку 139 контрол  (собрана по схеме ИЛИ) .. Кроме того, на структурных схемах устройства и его блоков дл  удобства описани  идентифицированы .св зи, которые имеют сквозную нумера цию, начина  с позиции 140, причем позици ми 140-188 обозначены св зи между блоками устройства, а 189-229внутриблочные св зи. Названи  аналогичных элементов в известном и в предлагаемом устрой стве; блок ввода - блок сопр жени ; блок выработки тестовых наборов блок генерации стимулирующих воздействий; блок измерений - блоки преобразовани  измер емых параметров во временной интервал и измерени  времени , а также измеритель точного времени , блоки управлени  и контрол  программ - блок управление. Контролируемый объект (электронна  система) подключаетс  к выходам 1, 2 ... п блока 1 масштабных преобразований . Блок 5 датчиков.предназначен дл  уменьшени  вли ни  собственных цепей устройства на циркулирующую информадию в цеп х контролируемого объекта в динамике его работы, и содержит эмиттерные повторители по числу собственных шин. Блок 8 измерени  времени собран по схеме счетчика, суммирующего тактовые сигналы ТИ, следующие с заданной периодичностью. Блок 11 приоритетов и регистр 12 адресов, который собран по схеме посто нного запоминающего устройства, предназначены дл  адресной прив зки сигналов, по вл ющихс  в соответствующих собственных цеп х, при этом также сигналы проход т через блок 11, что исключает одновременную подачу двух и более адресов на вход 167 блока 13. Блок 17 генерации стимулирующих воздействий предназначен дл  Формировани  управл ющих сигналов с заданными параметрами (амплитудой, длительностью , периодичностью пачек импульсов и т.д.). Блок 18 сопр жени  предназначен дл  согласовани  обмена информации между устройством и каналом вычислительной машины. Блок 1 масштабных преобразований (фиг. 2) предназначен дл  соединени  устройства с контролируемыми объектами различной конфигурации, дл  преобразовани  па эаметров сигналов (например, амплитуды, частоты следовани  импульсов) к уровн м, удобным дл  измерени  в устройстве, а также дл  контрол  соединений собственных шин с внешними цеп ми в ручном (платы 22) и автоматическом (узел 25 режимах. Количество собственных шин 1, 2,..п и шим узла 24 делителей 1, 2 ... М посто нное число дл  устройства , количество внешних цепей 1, 2 ... N контролируемого объекта произвольное , измен ющеес  в зави- симости от объекта (узла), подлежащего проверке, при этом . Входы 1, 2 ... N блока подключены к контролируемому объекту (электронному устройству) и соединены с входом узла 21 преобразовани  координат внешних цепей и через второй его вы- , ход с входсгм узла 25 проверки соединений , при этом вход и выход узла 19 делителей соединены с третьим выходом и вторым входом узла 21 преобразовани  координат внешних цепей.

(Первый выход которого  вл етс  первы выходом 140-1, 140-2 ... 140-п блока второй выход 141, управл ющий выход 142 и управл нвдий вход 143 которого  вл ютс  соответствук цикм выходагди и входом узла 25 проверки соединений .

В узле 21 преобразовани  координат внешних цепей собственные шины 140-1, 140-2,...140-п первого выхода соедин ютс  с внешними цеп ми i, 2 ... N первого входа вручную, например , с помощью контзктных штырей или кнопочных переключателей, установленных в точках пересечени  внешних цепей с собственными шинами устройства ..

На фиг. 2 выполнены следующие соединени : перва  собственна  шина 140-1 соединена точками 23 с второй (2) внешней цепью через узел 19 делителей , втора  собственна  шина 140-2 соединена точками 23 с первой (1) и М-ой (N)внешними цеп ми непосредственно . Поэтому сигналы с внешних цепей (1 и М) подаютс  на выход в собственную шину 140-2 (или, наоборот - из шины 140-2 в цепи 1 и N) а сигнал с внешней цепи (2) проходит через узел 19 и его делитель 20-2 на выход в собственную шину 140-1. Кроме того, сигналы внешних цепей 1, 2...N блока поступает также на вход коммутирующего устройства 27, которое обеспечивает автоматический контроль соединений.

Дл  проведени  контрол  соединений в собственную шину 140-х подаетс  потенциал, который поступает через узел 21 во внешнюю цепь х контролируемого объекта. После этого на управл ющий вход 143 узла 25 подаетс  сигнал, который разрешает работу коммутирующего устройства 27 и открывает элемент 26 И. Тактовые сигналы ТИ проход т через элемент И 26 и ключевые схелвл 28 транзистом на выходе 142-1, а также на входы коммутирующего устройства 27, счетчика 32 и элемента задержки 31. При этом в счетчике 32 запоминаетс  единица, котора  сигналом с выхода элемента задержки 31 через схему 33 ИЛИ подаетс  на второй выход 141 блока, как первый адрес группы внешний цепей. Одновременно коммутирующее устройство 27 подключает первую группу из m внешних цепей к своим выходам, которые соединены с первыми управл ющими входами соответствующих ключевых схем 28 и первыми входами элементов 29 И. При этом ключевые схемы 28 осевого состо ни  не измеНЯ1ПТ , если на их первые управл ющие входы сигнал не поступает(т.е. в соответствукией внешней цепи нет потенциала), и ключева  схема 28 измен ет свое состо ние, если на ее первый управл ющий вход поступа-

ВТ сигнал. В этом случае ее вход соедин етс  с другими входами, каждый из которых подключен к второму входу каждого элемента 29 И, поэтому второй тактовый сигнал ТИ проходит через элемент 26 И на вход ключевой схемы 28 и, например, через схему 28-1 на второй вход элемента 29-1 И, при этом на его выходе формируетс  сигнал , поступающий на соответствующий вход регистра 30, на выход которого

0 подаетс  код соответствующий цепи в данной группе из m внешних цепей. Этот код через элемент 33 ИЛИ подаетс  на выход 141.

Кроме того, сигнал с выхода элеs мента 29-1 И поступает также на второй управл ющий вход схемы 28-1, котора  возвращаетс  в исходное состо ние . Поэтом третий тактовый сигнал ТИ проходит исходное состо ние

0 через элемент 26 И, схему 28-1, а также 28-2 .,. 28-п, если они остались в исходном состо нии, на выход 142-1 блока, на входы счетчика 32 и элемента 31 задержки, при этом на выход счетчика 32 подаетс  код 2,

5 соответствующий второй группе из m внешних цепей. Кроме того, сигнал с выхода схемы 28-т поступает на вход устройства 27, которое подключает к своим выходам вторую (очередную

0 группу из m внешних цепей.

После подключени  последней группы сигнал подаетс  на выход 142-2 коммутирующего устройства 27. После этого потенциал подаетс  в следующую

5 собственную шину, например 140 (х+1) , и повтор етс  контроль соединений .

Произвольный выбор внешних цепей выполн етс  вручную.

0

Кроме того, сигналы в цеп х,контг. ролируемого объекта имеют различные параметры, что налагает различные требовани  на ;-собственные шины устройства . Такие требовани  часто противоречивые и трудно совместимые,

5 так как комплексное сопротивление (реактивное и активное соединений приводит к искажению и потере слабых сигналов, поэтому наличие узла делителей в блоке позвол ет частично

0 компенсировать это противоречие, а свободный выбор внешних цепей позвол ет сигналы с разными параметрами подключать к собственным шинам с различными характеристиками.

5

Блок 3 выбора цепей (фиг.З) реализует функции адресного коммутатора с последующим распределением сигналов между выходами 148, 145-1 и 145-2 по заданному алгоритму.

Блок 2 оптимизации решени  задач предназначен дл  организации заданных соединений в контролируемом объекте , до выполнени  монтажных соединений на объекте, с целью оптимизации длины таких соединений.

5 необходимости согласующих усилителе в таких соединени х, оптимального расположени  (удалени ) элементов объекта друг от друга, а также дл  определени  параметров сигналов, об печивающих пределы устойчивости работы. Пусть на входы 147 передающего буфера 40 поступает код-адрес соответствующей цепи. Этот код запомина етс  в разр дах 43, а признак сообщени  проходит через элемент 45 ИЛИ на вход разр да 42, при этом снимаетс  сигнал с его выхода 146 и форм руетс  сигнал на выходе, с которого подаетс  на первый вход  чейки 41, собранной по схеме И. При поступле .НИИ на другой ее вход тйктового сигнала ТИ, на ее выходе формируетс сигнал перезаписи, поступающий на считывающие входы разр дов 42-44. Поэтому код с выходов разр дов 43 поступает на входы дешиЛратора 46, на соответствующем выходе которого Нормируетс  сигнал, поступающий на первый выход 148 блока 3, а также на входы элементов 47 И и элемента 48 ИЛИ-И, но дальпе не проходит, так как эти элементы закрыты. Сигнал, поступающий на вход 144 блока 3, частично разрешает элемент 47 И и элемент И в элементе 48 ИЛИ-И. При этом открываетс  первый элемент 47-1 И, так как с выхода триггер.а 49 на другой .вход этого эл мента также поступает сигнал . Поэто му сигнал с выхода дешифратора 46 проходит через элемент 47-1И на соо ветствующий вход регистра 50 и запо минаетс  в его соответствующем элементе пам ти, на выходе которого формируетс  сигнал, поступающий на выходе 145-1 блока 3. Кроме того, сигнал с выхода дешифратора 46 через элемент 48 ИЛИ-И поступает на вход триггера 49, который перебрасываетс , . при этом элемент 47-1 И закрываетс , а второй элемент 47-2 И открываетс , поэтому следующ сигнал с выхода дешифратора 46 чере элемент 47-2 И поступает на выход 145-2 блока 3. Допустим, что нужно организовать соединение первой шины, с второй и п-ой (четвертой). Дл  решени  этой задачи на вход 144 блока 3 поступае сигнал, а на вход 147 буфера 40 подаютс  последовательно адреса 1, 2 и п-ой. цепей. С выхода буфера 40 коды этих адресов поступают на входы дешифратора 46, на выходах которого последовательно формируютс  соответствующие сигналы.При это первый сигнал (соответствующий первой шине) проходит через элемент 47-1 И и регистр 50 на выход 145-1блока 3, с которого поступает на первые входы элементов 37 И ключевы схем 36-1-2, 36-1-3 .. 36-1-п. Кроме, .того, сигнал с выхода дещиЛратора 46 через элемент 48 ИЛИ-И поступает на вход триггера 49, который закрывает элемент 47-1 И и от рывает элемент 47-2 И. Поэтому второй сигнал с выхода дешифратора 46 через элемент 47-2 И поступает на выход 145-2-2 блока 3, с которого поступает на второй вход элемента 37 и cxeNtj 36-1-2. При этом на ее выходе Нормируетс  сигнал, который перебрасывает триггер 38 в схеме 36-1-2, и на его выходе , при этом формируетс  сигнал, который открывает ключ 39 и соедин ет первую собственную шину 140-1 через ключ схемы 36-1-2 со второй, при этом суммируютс  эквиваленты сопротивлений 35-1 и 35-2 в этих шинах. Следующий сигнал (соответствующий четвертой шине) с выхода дешифратора 46 через элемент 47-2 И поступает на выход 145-2-п блока 3, с которого подаетс  на второй вход элемента 37 схемы 36-1-п , на его выходе Формируетс  сигнал, который поступает на вход триггера 38, который при этом открывает ключ 39 в схеме 36-1-п. Поэтому перва  шина 140-1 соедин етс  с четвертой 140-4 и эквиваленты сопротивлений в этих шинах 35-1 и 35-4 сум1 мруютс . Следует иметь в виду, что эквиваленты сопротивлений в таких шинах различны, различны и их суммл, что позвол ет решать задачу оптимизации монтажных соединений. После решени  поставленной задачи на вход 149 блока 3 поступает сигнал признака окончани  кадра. Этот сигнал запоминаетс  в разр де 44, а также через элемент 45 ИЛИ поступает на вход разр да 42 передающего буфера 40. При этом очередной тактовый сигнал ТИ, поступающий на вход  чейки 41, обеспечивает формирование на ее выходе сигнала перезаписи , который считает из разр да 44 сигнал окончани  кадра. Этот сигнал поступает на входы триггера 49 и регистра 50 и возвращает их в исходное состо ние. Элемент 47-2 И закрываетс , элемент 47-1 И открываетс , регистр 50 обнулен. После этого задаютс  новые цепи дл  организации соединений дл  числа собственных шин больше четырех. После окончани  всех соединений сигнал -с выхода 144 снимаетс , элементы 47 И и элемент 48 запрещаютс , собранна  схема остаетс  дл  выполнени  задачи отработки и оптимизации прин того решени . После ее выполнени  на вход 182-4 блока 2 поступает сигнал сброса и триггеры 38ключевых схем 36 возвращаютс  в исходное положение, при этом ключи 39закрывс1ютс .

Первый вход 151 блока 4 (Фиг. 4) соединен через первую группу ключевых схем 52 с его третьим входом 150 и через вторую группу ключевых схем 53 с первым выходом 153 блока, а также с первым входом узла 56 проверки, второй вход 152 блока через третью группу ключевых схем 54 соединен с его первым выходом 153, который через входную ключевую схему 51 соединен с его первым выходом 154, который через входную ключевую схему 51 соединен с третьим входом 150 блока, четвертый вход 148 которого через первый элемент 55-1 И соединен с вторым входом узла 56, а также с третьими управл ющими входами первой 52, второй 53 и третьей 54 групп ключевых схем, первый 156 и второй 182 управл ющие входы этих схем, а также входной схекы 51 и первого элемента 55-1 И  вл ютс  первым и вторым управл ющими входами блока, сигнальные выходы 157 этих ключевых схем  вл ютс  сигнальными выходат ш блока, управл ющие входы третий 158, четвертый 149, п тый 142, а также п тый вход 141 и второй 154 и третий 155 выходы которого  вл ютс  третьим, четвертым, п тым и шестым входами, а также вторым и третьим выходами узла проверки 56, первый выход 190 которого через первый элемент 62-1 ИЛИ подключен к вторым управл ющим входам ключевых схем 52.

Дл  соединени  первого выхода 153 с третьим входом 150 на вход 156-1 ключевой схемы 51 подаетс  сигнал, при выполнении соединени  на ,ее выходе 157-3 формируетс  сигнал, поступающий на сигнальный выход блока. При подаче сигнала на вход 150, он поступает и на выход 153, при этом на сигнальные выходы 157-1 и 157-2 блока подаютс  сигн алы.

При подаче сигнала на вход 182-5 схемы 51, она возвра1цаетс  в исходное состо ние, выход 152 отключаетс  от входа 150, сигналы с выходов 157-2 и 157-3 снимаютс .

Дл  соединени  первого выхода 153 с вторым входом на входы 156-5 и 156-4 блока подаютс  сигналы, при этом открываютс  элемент И 55-1 и частично разрешаютс  ключевые схемы 54. Поэтому сигналы, поступающие на вход 148 блока, проход т на выход первого элемент 55-1 И. Допустим , что сигнал поступил на выкод 148-1 элемента И 55-1. Этот сигнал поступает на вход узла 56, а также на третьи управл ющие входы схем 52-1, 53-1 и 54-1, но открываетс  только схема 54-1. При этом вход 152-1 соедин етс  с выходом 153 и на сигнальном выходе 157-6-1 формируетс  сигнал доклада о выполнении данного соединени , кроме того сигнал

формируетс  на выходе 157-2, если пп входе 152-1 имеетс  сигнал.

Сигнал, поступающий на вход 182-8, возвращает схемы 54 в исходное состо ние , и сигналы с их выходов 157-f. снимаютс .

Группы ключевых схем 52 и 53 работают аналогично.

Допустим, что после выборки внешних цепей контролируемого объекта в блоке 1 и после Организгщии соедине0 ний в блоке 2 (фиг. 1, 2 и 3) , необходимо проверить правильность соединений (отсутствие ложных соединений ) .

Дл  этого Ja входы 156-2, 156-5

5 и 158-2 поступают сигналы . При этом частично разреш аютс  ключевые схемы 52 первой группы, открываетс  первый э лемент 55-1, через второй элемент 62-2 ИЛИ открываетс  третий элемент 55-3 И, а также второй элемент 55-2 И

0 свой выход 189 соедин ет с входом 142-2.

Затем на вход 148 элемента 55-1 И (например, 148-1) поступает сигнал, который с его выхода 148-1 открывает

5 схему 52-1 и через элемент И поступает на первый вход регист а 57; а на вход 150 подаетс  сигнал (потенциал, который через схему 52-1 поступает на вход 151-1 и на

D вход первого элемента 58-1 И группы элементов 58 И. При этом на сигнальные выходы 157-1 и 157-4-1 поступают сигналы о выполненной операции.

Сигнал, поступивший на первый

5 вход регистра 57, формирует на его первом выходе .сигнал, который через третий элемент 62-3 ИЛИ поступает на выход 155-2, а также на второй вход элемента 58-1, на выходе которо0 го при этом формируетс  сигнал, поступающий на соответствующий вход регистра 59, на выходе которого формируетс  код-адрес данной собственной шины, который через схему 60 ИЛИ подаетс  на выход 154 блока.

5

Блок 1 провер ет цепи контролируемого объекта, которые соединены с данной собственной шиноп, и результаты контрол  поступают на входы

141 и 142-1 блока 4, при этом адреса цепей, имеющих св зь с данной шиной, с входа 141 через схему 60 ИЛИ поступают на выход 154, а также на входы формировател  контрольных сигналов 61, кроме того, на вход 142-1 также поступают сигналы, соответствующие тактам контрол  цепей,не имеющих св зи с данной шиной, сигналы с выхода формировател  61 подагютс  на выход 155-1 блока.

После проверки внешних цепей на .вход 142-2 поступает сигнал, который через элемент 55-2 И поступает на Вход 189 продвижени  сдвигающего регистра 57, при этом сигнал формируетс  на его втором выходе и цикл контрол  внешних цепей повтор етс .

После окончани  проверки собственных шин сигнал Нормируетс  на выходе регистра 57, с которого поступает на вход регистра 59, на выход которого подаетс  код окончани  контрол  Кроме того, сигнал с выхода 190 регистра 57 через первый элемент 62-1 ИЛИ поступает на входы сброса ключевых схем 52 и возвращает их в исходное состо ние.

Затем на вход 148 подаетс  сигнал дл  выбора следующей цепи. Этот сигнал поступает, например на вход 148элемента 55-1 И, и цикл проверки соединени  следующей собственной шины -с внешними цеп ми повтор етс , и так до окончани  проверок всех N собственных шин.

В том случае, когда нео бходимо прбверить собственные шины, сигнал поступает на вход 158-1, проходит через элемент 62-2 ИЛИ на вход элемента 55-3 И, который открываетс , а также на вход элемента 55-2 И, который свой выход 189 соедин ет с выходом ТИ, в который подаютс  тактовые сигналы. Врем  проверки сокращаетс , на входы 141, 142-1 и 142-2сигналы не-поступают, так как контроль внешних цепей не проводитс .

После окончани  проверок или после нарушени  алгоритма на вход 149 поступает сигнал, который возвращает регистр 57 в исходное состо ние.

Блок коммутации стимулирующих воздействий предназначен дл : соединени  входа 150 с выходом 153 с целью измерени  параметров сигналов, поступающих на вход 150; соединени  входа 150 с любой из N собственных шин с целью подачи управл ющего воздействи  в любую из них, а значит и в соответствующие внешние цепи контролируемого объекта; соединени  выхода 153 с любой из N собственных шин с целью измерени  параметров сигналов в этих шинах; соединени  выхода 153 с любой из шин выхода 152 с целью определени  параметров преобразованных датчиками сигналов; осуществлени  надежного- контрол  за организованными соединени ми.

Функциональные св зи блока б анализаторов активности на примере одного канала приведены на фиг. 5.

Блок содержит N каналов анализа-торов активности. Вход 152 дифференцирук дего элемента 63  вл етс  входом одного из таких каналов, а его выход соединен с первым входом элемента . 64 ИЛИ непосредственно, и со вторым его входом через инвертор 65, выход 160-2 которого, а также выход 160-1 элемента 64 ИЛИ  вл ютс  выходами одного канала.

На выходе 160-1 формируетс  сигка при наличии сигнала на входе 152 независимо от его знака (пол рности сигнала). На выходе 160-2 формируетс  признак пол рности сигнала, поступившего на вход 152, например символ 1 дл  сигналов отрицательной пол рности .

Коммутатор 7 ( фиг. d) предназначен дл  программного управлени  под ключением цепей первого входа с каналом второго выхода и отключением ; таких цепей от первого выхода. Это необходимо дл  того, чтобы исключить перегрузку блока 13 информацией, предусмотренной на текущее врем  программной работы контролируемого объекта , так как на выход 162 подаетс  только аварийна  информаци  - не предусмотренна  программой.

В исходном состо нии сигналы, поступающие на вход 221 коммутатора, проход т через открытые элементы 66 И на выход 162, а также поступают на входы закрытых элементов 67 И.

Сигналы, поступающие на входы 164 и 165-1 коммутатора, открывают элемент 72 И и частично подготавливают канальный регистр 68-1. В этом случае сигналы, поступающие на вход 148, проход т на выход элемента 72 И.

Допустим, что сигнал проходит на вход регистра 69 и на его выходе 191-1 формируетс  сигнал, поступающий на соответствующий управл ющий вход элемента 66 И. При этом закрываетс  соответствукхца  пара ключевых элементов и цепи 160-1-1 и 160-2-1 отключаютс  от выхода 162.

Сигнал с выхода 148-1 элемента 72 И поступает также на соответствующие входы канальных регистров 68-1, 68-т, но запоминаетс  этот сигнал в элементе 1 пам ти регистра 68-1, так как на его второй вход 165-1 также поступает сигнал. При этом на выходе элемента 1 пам ти регистра 68-1 формируетс  сигнал, поступающий на управл ющий вход двух ключевых элементов 1 канального элемента 67-1 И, которые открываютс  и соедин ют цепи 160-1-1 и 160-2-1 через элемент 70-1 ИЛИ с первым каналом выхода 163.

Кроме того, сигнал с выхода элемента 1 регистра 68-1 через формирователь 71-1 поступает на выход 166-1, сигнализиру , что первый измерительный канал выбран. Остальные (т-1) каналы выбираютс  аналогично.

Функциональные св зи измерител  9 точного времени приведены на фиг. 7.

Период первого тактового сигнала СТИ равен периоду поступлени  счетных импульсов на вход блока измерени  времени.8 (Лиг. 1), т.е. грубому отсчету времени, и находитс  в следуюрдей зависимости с периодами второго ТИ и третьего ТИ тактовыми сигналами:

ТИ n ТИл, где , 4, 8 ...

TH,j.TH.

Допустим, что сигнал с выхода узла 92 поступает на вход первого измерительного канала узла 93 и запоютнаетс  в его первом элементе задержки 43-1. Одновременно этот сигнал через (формирователь 94-1 признака сообщени  поступает на вход 195 разр да признака сообщени  42. При этом на его выходе 193 Лормируетс  сигнал, поступающий на первый вход  чейки 41-1 перезаписи. Второй тактовый сигнал ТИ ij через элемент 95 ИЛИ .поступает на второй вход 194  чейки 41-1, на выходе которой при этом формируетс  сигнал перезаписи, который поступает на считывающие входы первых элементов задержки всех измерительных каналов. Поэтому е выходов разр дов (элементов задержки ) 42,43-1 ... 43-т код 110 ...О через разрешенную схему запрета 96 переписываетс  в соответствующие разр ды 42 и 43-1 второй ступени задержки, при этом на выходе разр да 42 этой ступени задержки формируетс  сигнал, поступашадй на первый вход  чейки 41-2. Так осуществл етс  продвижение информации в линии задержки первого канала измерени .

Сигнад с выхода 195 йормировател  94-1 поступает также на входы элементов 98 И, которые открываютс , и сигнал - признак пол рности сигнала, поступающий на входы 163-2 или 1RO-2 узла 92 через его выход 197 и элемент 98-1 И, подаетс  на вход буЛера 99, где запоминаетс  в соответствующем разр де. Отсчет грубого времени при этом поступает на вход 161 и через элемент 98-2 И такж подаетс  и запоминаетс  в буфере 99.

Допустим, что с выходом узла 92 следующие сигналы поступают на входы 2 и m второго и т-го измерительных каналов узла 93. Эти сигналы запоминаютс  в первых элементах задержки (разр дах) 43-2 и 43-т соответствующих измерительных каналов, а также поступают на входы формировател  94-1, на выходе 195 которого формируетс  сигнал, поступак дий на вход разр да42, на. выходе 193 которого Лормируетс  сигнал, поступающий на первый вход  чейки 41-1. При поступлении на ее вход 194 сигнала ТИ,, на ее выходе Формируетс  сигнал перезаписи , который код 101 ... 1 переписывает через схему 96 на входы аналогичных разр дов 42, 43-2 и 43-т второй ступени задержки.

Одновременно сигнал с выхода 195 формировател  94-1 поступает на вход элементов 98 И, при этом признаки пол рности сигналов с выхода 197 через элемент 98-1 И поступают на вход буЛера 99 и запоминаютс  в его соответствующих разр дах. На второй вход

буфера 99 через элемент 9Й-2 И поступает отсчет грубого времени, но , этот отсчет идентичен тому, который уже имеетс  в буфере 99, и поэтому изменений в нем не производит.

Затем на вход ТИ узла 92 поступает тактовый сигнал. Этот сигнал с выхода 192 узла 92 поступает на входы узлов кодировани  97 и разрешает их, на входы схем 96 и запрещает их, а также через элементы 95 ИЛИ на входы 194  чеек 41, и если на их входах 193 имеютс  сигналы, то на их выходах формируютс  сигналы перезаписи. Информаци  с выходов разр дов 43-1 ... 43 m поступает на

5 входы закрытых схем 96, а также на входы узлов 97, так как эти узлы разрешены, то код, соответствующий положению сигнала в линии задержки, , с выходов узлов 97 поступает в 6yii)ep 99, как отсчет точного времени. Кроме

0 того, сигналы с выходов узлов 97 поступают на входы формирователей . 94-2, 94-3, ... 94- (т+1), на .выходах которых формируютс  признаки номеров измерительных каналов, в которых

5 имеетс  информаци  дл  ее последующей идентификации. Эти признаки поступают на управл кчцие входы буЛера 99 и запоминаютс  в нем. На входы каналов измерени  узла 93 поступают

0 новые сигналы и продолжаетс  их измерение.

Третий тактовый сигнал ТИ посту- . пает- на вход 91 передающего буЛера 99 и перемещает полученный.кадр ин5 формации, который содержит: грубый и точные отсчеты времени дл  каждого канала, признаки номеров каналов, в которых получены отсчеты, а также признаки пол рности сигналов в каналах - к выходу буфера 99. При этом

0 на его выход 174 поступает сигнал запроса на передачу инАормадии, в ответ на которой на вход 175 поступает сигнал, разрешени , по которому на выход 171 подаютс  сообщени  те5 кущего кадра.

Такое решение обеспечивает параллельную работу нескольких измерительных каналов на лини х задержки и обладает схемной простотой и высокой

0 точностью измерений.

Каждый из узлов 103-1, 103-2,... 103-т(фиг. 8) преобразует во временной интервал один из параметров сигнала , например амплитуду импульса,

5 его длительность, период следовани , количество импульсов в пачке и др, Узел 103-0 презназначён дл  определе ни  пол рности сигнала и формировани  соответствующего признака.

Управл кщие входы первой 183 и вто0 рой 182-1, с также вход 153 блока 10  вл ютс  аналогичными входами ключевых схем 102, выходы которых через соответствующие узлы 103 преобразовани  параметров соединены с первым

5 входом 180 измерител  9 точного времени, а управл ющие выходы 181 чевых схем 102 соединены с третьим управл ющим входом измерител  9, который соединен с управл ющими вх дами ключевых схем 101, первый 180 второй 163-1 и третий 163-2 входы которых  вл ютс  первым и вторым вх дами измерител  9, первый 185 и вто рой 182-2 управл ющие входы, и первы синхронизирукщий вход ТИ которого  вл ютс  аналогичными входами ключе вой схемы 100, а его сигнальные выходы 184 - аналогичными выходами кл чевых схем 100 и 101, при этом вых 198 ключевой схемы 100 и первые вы ходы 1, 2 ... m ключевых схем 101 соединены с входами узла измерений 93, а вторые выходы 199 - с входом 197 элемента 98-1 И (фиг. 7). В исходном состо нии ключевые схемл 102 закрыты и на их выходах 181 сигналов нет. в исходном состо  нии ключева  схема 100 закрыта и н ее выходе 184 сигнала нет. Ключевые схемы 101 в исходном состо нии соед н ют свои первый и второй выходы соответственно с выходами 163-1 и 163-2 и на их выходах 184 имеютс  сигналы. Сигн, поступакн:дай на вход 185 открывает ключевую схему 100 и тактовые сигналы ТИ проход т на ее выход 198, сигнал, поступающий на вход 182-2, возврашает ее в и.сходное состо ние и тактовые сигналы ТИ на выход не поступают. Допустим, что на вход 183 блока 10поступает код 100 ... 1, при это ключевые cxeMii 102-0 и 102-т открываютс , и сигналы, поступаю1иие на вход 153, проход т через эти ключев схемы на входы узлов 103-0 и 103-т. Одновременно на выходах 181 схем 102-0 и 102-т формируютс  управл ющие сигналы, поступалогтще на входы ключевых схем 101-0 и 101-т, при этом ключева  схема 101-0 соедин ет свой выход 199 с входом 180-2, а ключева  схема 101-т соедин ет свой выход m с входом 180-1, отключа  входы 163-1 и 163-2 и выход 199 Сигналы с выходов 184 ключевых схем 101-0 и 101-т снимаютс . В этом слу чае сигналы с выходов узлов 103-0 и 103-т проход т через схемы 101-0 и 101 на выходы 199 и m узла 92. Так как на входы 163 ключевых схем 102-1 и 102-2 поступили символы нулей, то они своего состо ни  не измен ют, поэтому не измен ют св его состо ни  и ключевые схемы 101и 101-2 узла 92, и сигналы, поступающие на их входы 163-1 и 163-2, проход т на первый и второй входы узлов 93, а также на выход 199 узла Сигнал, поступающий на вход 182возвращает ключевые схегиы 102-0 и 102-т блока 10 в исходное состо ние при этом снимаютс  сигналы с их выходов 181, что возвращает в исходное состо ние ключевые схемы 101-0 и 101-т и на их выходах 184 формируютс  сигналы, а также отключаютс  их входы 180-1 и 180-2, и, кроме того, схема 101-т подключает свои входы 163-1 и 163-2 ко входу m узла 93 и к выходу 199 узла 92. Такое решение позвол ет использовать один и тот же измеритель 9 точного времени как дл  детального контрол  параметров сигнала в процессе отладки отдельных узлов контролируемого объекта, так и дл  измерений временных характеристик контролируемого объекта в динамике его работы. Блок адаптивного контрол  (1иг. 9) предназначен дл  непрерывного контрол  цепей, которые не выбраны программой дл  измерений в данный момент времени, определени  адресов этих цепей при изменении не предусмотренного программой состо ни  в них (т.е. про влени  активности) и точного измерени  времени такого измерени . Первый вход 167 блока соединен с первыми входами ключевых схем 77, вторые входы которых соединены с выходом второго элемента 76-2 ИЛИ, а выходы - с входами регистра 81 и входами соответствующих  чеек 79 формировани  признака сообщени , выходы которых соединены с входом регистра 81, а выходы первой 78-1 и второй 79-2  чеек кроме того - с входами управлени  ключевых схем 77-1, 77-2, 77-т, а первой  чейки 79-1 также и с входами управлени  элемента 78 И и элемента 75 И, вход кЬторого  вл етс  первым синхронизируквдим входом ТИ блока, а его выход соединен с входами сброса  чеек 79 и входами управлени  регистра 81 и измерител  точного времени 80, первый вход которого соединен с выходом первого элемента 76-1 ИЛИ, второй  вл етс  вторым синхронизирующим входом ТИг2 блока, цепи второго входа 162 которого соединены с входами первого 76-1 и второго 76-2 элементов ИЛИ соответственно, а его третий вход 161 через элемент 76 И соединен с входом регистра 81, выходы которого , а также выход измерител  80, соединены с входами передающего буфера 40, выходы которого и вход обратной св зи 203 соединены соответственно с входами и вторым управл ющим выходом узла 82, выход 168, первый управл ющий выход 169 и вход обратной св зи 170 которого  вл ютс  аналогичными выходами и входами блока, третий синхронизируюгпий .вход ТИ которого  вл етс  управл ющими входами буфера 40 и узла 82. При этом период первого синхронизирующего сигнала ТИ равен периоду

поступлени  счетных импульсов на вход блока 8 (лиг. 1) и находитс  в следующей зависимости с сигналом TH,j и ТИ 3 :

ТИ . nTHj;

ТИ THj.

Допустим, что сигналы поступают н входы 162-1-1 и 162-2-1, что свидетельствует о нгшичии отрицательного сигнала в контролируемой (первой цепи. Сигнал с выхода элемента 76-1 ИЛИ поступает на вход измерител  во и тактовыми сигналами ТИ,, поступающими на другой его вход, продвигаетс  Между разр дами Сэлементами задержки) в линии задержки ;аналогично описанному выше (Лиг. 1).

Сигнал с выхода элемента 76-2 ИЛ поступает на входы схем 77, но открыта только схема 77-1. Здрес данной цепи (первой) поступает на вход 167 и через открытую ключевую схему 77-1 поступает на соответствующий вход регистра 81, а также на вход  чейки 79-i, на выходе 204 которой формируетс  сигнал. Этот сигнал поступает на входы ключевых схем 77-1 и 77-2 при этом схема 77-1 закрываетс , а схема 77-2 открываетс , на входы элемента 78 И и элемента 75 И, которые открываютс , а также на вход регистра 81, где запоминаетс  как признак наличи  сообщени  в соответствующих элементах пам ти регистра 81. .

Отсчет грубого времени поступает на вход 161 и проходит через элемент 78 И на вход регистра 81.

Пусть на вход 162-1-15 поступает следуюгпий сигнал; что свидетельствует о наличии положительного сигнала в контролируемой (п тнадцатой) цепи. Этот сигнал через элемент 76поступает на вход измерител  80 и тактовыми сигналами ТИ .j. продвигаетс  между его элементами задержки с некоторым смешением относительно первого сигнала.

Адрес данного сигнала поступает на вход 167, переходит через открытую схему 77-2 на вход регистра 81 и на вход  чейки 79-2, на выходе которой .Лормируетс  сигнал, которд й закрывает ключевую схему и открывает ключевую схему 77-т, а также на вход регистра 81 и в нем запоминаетс  признак второго соойцени .

Первый тактовый сигнал, поступающий на вход ТИ, через элемент 75 И поступает на входы. 79 сброса  чеек, которые возвращаютс  в исходное положение , при этом закрываетс  элемен 78 И и ключева  схема 77-, сигнал с управл ющего входа элемента 75 И снимаетс  и очередные тактовые сигналы ТИ на его выход не подаютс , ключева  схема 77-1 открываетс , а схема 77-2 остаетс  в закрытом состо нии.

Сигнаш с выхода элемента 75 И поступает также на входы измерител  80 и регистра 81. При этом на выход измерител  80 поступают два кода точного времени дл  двух сигналов, а на вы-. 5 ход регистра 81 два адреса цепей этих сигналов, грубый отсчет времени , а также на выходы 201-1, 201-2 сигналы признаков первого и второго сообщений, содержеидихс  в данном Q кадре (группе сообщений), которые необходимы дл  идентификации сооб- . щений в кадре, после его сжати  дл  передачи в канал св зи. Кроме того, на выход 201-0 поступает признак передаваемого кадра.

5 Вс  эта информаци  записываетс  в информационных разр дах 43 первого регистра передающего буфера 40, а признак кадра записываетс  в разр де 42, на выходе 202 которого формируетс  сигнал, поступающий на вход  чейки 41, и если на второй ее вход 203 поступает сигнал - признак свот бодного следующего регистра, то при поступлении на ее третий вход тактового сигнала ТИ, на ее выходе Формируетс  сигнал перезаписи, который переписывает кадр инлормадии в еле- , дущий регистр буфера 40.

С выходов передающего буфера 40 Q сообщени  прин того Формата поступают на входы соответствупщих элементов 83 ИЛИ узла 82, с выходов которых сообщени  поступают на входы разр дов 43 и 42 соответствующих реC гистров. При этом нэ выходах 202 соответствую(дих разр дов 42 Лорнируютс  сигналы, которые поступают на первые входы  чеек 41, но так как на их входы 203 сигналы не поступают потому, что следующие регистры с 0 разр дом 43 и 42 зан ты, то продвижение сообщений на выходе узла 82 не происходит.

Сигналы с выходов 202 поступают также на входы формировател  85 и 5  чейки управлени  84, при этом снимаетс  сигнал с ее инверсного выход  203 и форг руетс  сигнал на ее пр мом выходе 169, который поступает на выход блока, как сигнал запроса 0 на передачу информации. В ответ на который на вход 170 поступают сигналы разрешени , которые подаютс  на второй вход  чейки 41-1. Поэтому при (поступлении тактового сигнала ТИ на е ее третий вход, на ее выходе фop в pyетс  сигнал перезаписи, который rie реписывает сообщение из первого регистра (разр ды 43-1 и 42-1) на выход 1€8. При этом в разр де 42-1 снимаетс  сигнал с выхода 202 и формируетс  на выходе 203, с которого подаетс  на второй вход  чейки 41 пред .шествукедего регистра. Поэтому в первый регистр поступает с выхода npej; .вюствукйцего через элемент 83 ИЛИ второе сообщение, которое аналогично

описанному поступает на выход 168 блока.

После того, когда остаетс  последнеее сообщение данного кадра в первом регистре (разр ды и 42-1 , на входы формировател  85 с выходов 202 разр дов 42 сигналы не поступают , в этот момент с инвертированного выхода 203  чейки 84 также еще не поступает-сигнал, поэтому на ее выходе Лормируетс  сигнал - признак окончани  кадра, который поступает на вход соответствующего разр да 43-1. первого регистра. Поэтому последнее сообщение содержит призйаки окончани кадра. После передачи последнего сообщени  сигналы на вход  чейки 84 не поступают, при этом снимаетс  сигнал с выхода 169 и Формируетс  сигнал на ее инверсном выходе 203.

Блок управлени  выдачей информации (Фиг, 10) предназначен дл  оперативного перераспределени  канала вычислительной мешины между потокгиии информации, накопленной в передающих буферах блоков 13 и 16 и измерител  9 , с заданным приоритетом. При этом приоритет должен разрешатьс  только после передачи всех сообщений текущего кадра, так как в кадре объедин етс  группа сообщений, имеюадах общие признаки адресной и временной прив зки.

Входы первый 169, второй 174 и третий 176 через элементы запрета

87и ключи. 90 соединены с управл тими выхода1Уи первым 170, вторым 175 и третьим 177 блока соответственно, а также через, формирователь 86 запросного сигнала - с его выходом 178, вход обратной св зи 179 блока соединен со вторими входагли ключей 90, выходы которых, кроме того, соединены с переыми входами соответствующих узлов 89 неизменности состо ни  и элементов 88 ИЛИ. йлходы элементов

88ИЛИ соединены с вторыми входами узлов 89, третьи входы которых соединены со вторым 174-2 и третьим 176-2 входами блока соответственно, кроме того, первый 169 и второй 174-1 входы блока соединены с входами элементов ИЛИ 88-2 и 88-3, а выход первого элемента 88-1 ИЛИ соединен с выходом запрета первого элемента запрета 87-1, входы запрета других элементов запрета 87-2 и 87-3 соединены с выходами соответствующих узлов 89.

Допустим, что на вход 176-1 поступает сигнал, который через разрешенный элемент запрета 87-3 поступает на вход ключа 90-3, а также через формирователь 86 на выход 178, как запрос на разрешение-передачи информации , в ответ на который поступает сигнал на входы 179 ключей 90, при .этом на выходе 177 ключа 90-3 Лормируетс  сигнал, поступающий на выход блока, а также на выходы элементов

88-1 ИЛИ И 88-2. При этом запрещаютс  элементы запрета 87-1 и 87-2. Кроме того, сигнал с выхода 177 ключа 90-3 поступает также на вход узла 89-2, который запрещает измен ть состо ние элемента запрета 87-3 до окончани  передачи сообщений текущего кадра.

Допустим, что на вход 169 также поступает сигнал, поступает на вход запрещенного элемента 87-1 и через элементы 88-2 и 88-3 ИЛИ на входы узлов 89-1 и 89-2, но изменений в них не производит, так как на втором входе узла 89-1 уже имеетс  сигнал с выхода 177 ключа, 90-3, которым запрещен элемент 87-2, узел 89-2 также не может измен ть своего состо ни  и состо ни  элемента 87-3, .так как имеетс  сигнал на его первом входе, поступающий с выхода 177 ключа 90-3.

Поэтому продолжаетс  передача информации по выбранному канашу до поступлени  на вход 176-2 сигнала окончани  данного кадра, который поступает на третий вход узла 89-2, разреша  измен ть состо ние элемента 87-3 запрета. Поэтому сигнал с выход элемента 88-3 ИЛИ через узел 89-2 поступает на вход запрета элемента 87-3 и запрещает его,сигнал с его выхода и выхода 177 ключа 90-3 снимаетс , элемент 87-1 запрета разрешаетс  и на его выход поступает сигнгш при этом сигнал управлени  формируетс  на выходе 170 ключа 90-1 и управление передачей информации передаетс  другому каналу.

После окончани  передачи информации по всем каналам, сигналы снимаютс  с входов 169, 174 и 176, что приводит к сн тию запроса с выхода 178 блока, а это приводит к сн тию сигнала с его входа 179 и с управл ющих выходов 170, 175 и 177. Канал вычислительной машины отключаетс  от устройства.

функциональные св зи блока 16 управлени  приведены на фиг. 11.

Командной вход 186 -блока  вл етс  входом узла .коммутации 104, первый 205, второй 206 и третий 207 выходы которого, а также его входы управлени  соединены с входами и управл ющими выходами 208-210 дешифратора 106 команд, регистра 107 операций и накопител  108 соответственно , первый выход 211 дешифратора 106 соединен с входом передакнцего буфера 110 и первым входом дешифратора 112 операций, второй вход 214 которого через узел приоритетов 113 соединен с выходом 213 регистра 107, который соединен также с входом буфера 110 через элемент 111 И, при этом выходы 143, 144, 156, 158, 164, 185 и 187 дешифратора 112  вл ютс  соответствено четвертым., седьмым, п тым, шестым третим, вторым и первым выходами следовани  операций блока, второй вы ход 212 соединен с управл ющим входо регистра операций 107 и первым входом первого элемента 105-1 ИЛИ, второй вход которого соединен с вторым выходом 206 узла 104, а выход соединен с вторым входом элемента 111 И, третий выход 223 соединен с входом буЛера 110, вюрым входом накопител  108 и первым входом узла 116, четвер тый выход 228 соединен с первым управл ющим входом ключевого элемента 109, а также с управл ющим входом узла 115, другие управл ющие входы которого соединены с соответствующими выходами 156, 164, 187 следоваНИН операций дешиЛратора 112 one раций , а также с первым управл ющим входом 164 узла 117 управлени  комму татором и вторым управл ющим входом ключевого элемента 109, вход которого соединен с выходом накопител  108, а ее выходы 183 и 188  вл ютс  измерительным и выходом управлени  стимулирующими воздействи ми блока, третий 216 соединен с буфером 110 ,четв тый - с вторым входом 215 узла 116 контрол  выполнени  операций, третий вход которого соединен с п тым выходом 224 дешифратора 112 операций , четвертый 155  вл етс  входом контрол  операций блока, п тый 227 соединен с первым выходом узла 115, шестой и седьмой входы соединены с вторым 221 и третьим 222 выходами узла 117, а его выходы первый 217 и второй 149 соединены с входами передающего 110, а второй 149 кроме того,  вл етс  выходом признака окончани  операции блока и соединен с управл ющими входами дешифратора 112 узла 115, а также с входом (Формировател  114 признака окончани  команды, второй вход 225 которого соединен с вторым выходом узла 113 приоритетов, третий 229 с третьим выходом дешифратора 106 команд, а выход соединен с входом буфера 110 и входами сброса регистра 107 операций и накопител  чисел 108, при этом второй выход 182 дешифратора 106  вл етс  выходом командного сброса блока, сигнальные входы 157, 159, 166, 181 и 184 которого  вл ютс  аналогичными входами узла 115 контрол  программных соединений, второй вход 218 которого соединен с входом булера 110, третий 219 с первым входом узла 117 управлени  коммутатором, а его вход 148  вл етс  коммутируквдим входом блока, который через второй элемент 105-2 ИЛИ соединен с вторым входом 220 узла 11 . управлени  коммутатором, первый выход которого  вл етс  выходом 165 управлени  коммутатором, третий вход 154 которого  вл етс  входом .передающего буфера 110 и  вл етс  адресным входом блока. Командна  информаци , определ юща  назначение и пор док выполнени  операций, поступает на вход 186 узла 104 коммутации и первое слово этой информации проходит на вход 205 дешифратора 106 команд. При этом на выходе 208 формируетс  управл ющий сигнал в том случае, если командна , информаци  состоит из нескольких слов, при этом в соответствующем разр де первого слова содержитс  соответствуквдий признак, например символ I в нулевом разр де. По этому сигналу второе слово поступает на выход 206 узла 104 и на вход регистра one раций 107, если при этом на выходе 209 формируетс  сигнал, то следующие слова подаютс  на вход 207 накопител  108, в котором накапливаютс  числа (слова). Последнее слово командной информации признака продолисени  командаа не содержит, (содержит признак окончани  команды) , поэтому снимаетс  сигнал с выхода 210 накопител  108 и узел 104 возвращаетс  в исходное состо ние,при котором его вход 186 соедин етс  с выходом 205. Дешифратор 106 дешифрует первое слово командной информации и Формирует на выходе 211 управл ющую команду (сигналы на соответствующих шинах выхода 211) , котора  поступает навход буфера 110 и на первый вход дешифратора 112 операций. Слово, поступающее на вход регист ра 107, поступает также на вход первого элемента 105-1 ИЛИ, на выходе которого формируетс  сигнал, поступающий на вход элемента 111 И, который открываетс . Поэтому код операций , подлежащих выполнению в данной команде, поступает на вход буЛера 110 через элемент 11 И и на вход узла приоритетов-113 с выхода 213 регистра 107. При этом на вход 214 дешифратора 112 поступает сигнал (бит единицы) старшего разр да этого кода. Дешифратор 112 операций по сигналам , поступакадим на его первый 211 и второй 214 входы, определ ет по-р док выполнени  операций и Формирует соответствующие сигналы. Сигналы с выходов 185, 158, 143, 144, .156, 187 и 164 поступают на выход блока, на управл ющие входы 156, 164, 187 и 228 узла 115, на входа 187 и 228 ключевого элемента 109, на вход 224 узла 116, на вход 164. узла 117, а признак начала любой из выполн емых операций поступает на выход 223, с которого поступает на входы буфера 110 и узла 116, а также на второй вход накопител  108, который подает первое число на вход ключевого элемента 109. Это число поступает на вход 216 буЛера 110 и вход 215 узла 116 контрол  выполнени  опергщий, В том случае, когда на входах 228 или 187 ключевого элемента 109 имеютс .сигналы, на выход 215 поступает только признак опергщий, число равное единице, а действительные зна чени  чисел поступают на выходы 183 и 188 блока соответственно, а также на выход 216 ключевого элемента 109 Сигнал с выхода 164 дешифратора 112 поступает на вход узла 117, разреша  управление коммутатором, а так же на вход узла 115,контрол -програм мных соединений, на выход 218 которого поступает код, определ кчпий состо ние ( номера выбранных и свобод ных) измерительных каналов;- кроме того этот код поступает и на выход 219,, с которого подаетс  на вход узла 117, как маска, дл  распределени  оставшихс  свободными измерительных каналов между цеп ми через коммутатор 7 (фиг. 1, 6, 7 и 8). Сигналы,, поступающие на вход 148 блока, через узел 115 поступают на вход 227 узла 116, а также через второй элемент 105-2 ИЛИ на вход 220 узла 117 управлени  коммутатором 7 (.Лиг. 1) . При этом на его выходах 165, 221 и 222 Аормируютс  соответствующие сигналы. Работа узла 117 и его Функциональные св зи приведены на фиг. 13. . Узел 116 контрол  выполнени  операций анализирует сигналы, поступающие на его входы, и при выполнении операции или нарушении временного интервала между тактами операций, на его выходе 217 Нормируетс  признак выполнени  операции (код-число тактов, выполненных в данной операции ) , поступа Чг1Щй на вход буЛера 110, а На выходе 149 признак окончани  операции, который поступает на выход 149 блока, на управл кмций вход узла 115 контрол  программных соединений. При этом на выходы 218 и 227 передаетс  состо ние необходимых соединений, которые иьюютс  на сигнальных входах 159, 157, 166, 181, 184 узла 115, которые сигнализируют о выполнении заданных программой соединени х. Кроме того, сигнал с выхода 149 узла 116 поступает на вход формировател  114 признака окончани  команды , и если при этом на ее втором входе 225 имеетс  сигнал последней выполненной операции, то на выходе 2  чейки 114 формируетс  сигнал, который поступает на вход буфера 110, ка признак окончани  команды, а также на входы сброса регистра 107 и нако питель 108, которые обнул ютс . Сигнал на выходе 226  чейки 114 формиру етс  так же, если на ее вход 229 пос тупает команда сброса с выхода деши ратора 106. На выходе 182 дешиЛрато- ра 106 формируютс  команды сброса выполн емых команд, которые поступают на выход .блока. сигнал с выхода 149 узла 116 поступает на вход передающего буЛера 110, как признак окончани  текущего ка,цра. При этом на выходе 176 Лормируетс  сигнал запроса на передачу кадра информации, в ответ- поступает сигнал разрешени  на входе 177 и на выход 172 подаютс  сообщени  текущего кадра. Сигнал с выхода 149 узла 116 поступает на управл ющий вход дешифратора 112 операций, при этом на его выходе 212 формируетс  сигнал, который через элемент 105-1 ИЛИ открывает элемент 111 и, а также поступает ;ia вход регистра 107 и сбрасывает (обнул ет} старший разр д (разр д операции, котора  выполн лась , и на вход 213 узла приоритета 113 поступает код операци  которые еще необходимо выполнить. Этот же код через элемент 111 И поступает на вход буфера 110. На выход узла приоритетов 113 поступает сигнал с выхода старшего из оставшихс  в коде операций разр да, который поступает на вход 214 дешифратора 112, который с учетом команды, поступающей на вход 211, формирует управл ющий сигнал следующей операции. На вход 154 подаютс  адреса цепей и шин при проверке соединений собственных шин и внешних цепей, которые также составл ют отдельные сообщени  текущего кадра. Управл юща  команда содержит одну или несколько операций, число их определ етс  кодом, который хранитс  в регистре 107. Кажда  операци  содержит один или несколько тактов,число их определ етс  кодами, которые хран тс  в накопителе 108 чисел . Кадр информации, который формируетс  в буфере 110, содержит коды команды (вход 211), операции вход 213 ), чисел (вход 216), результата выполнени  операции (вход 217), признаки начала операций (вход 223) и ее окончани  (вход 149), а также окончани  команды (вход 226) и служебные признаки , необходимые дл  идентификации сообщений, автоматического продвижени  сообщений в. буфере 110 и сжати  кадров, т.е. исключени  пустых сообщений , которые формируютс  в передающем буфере 110, аналогично описанному выше Сфиг. 7 и 9) . Пример 1. Проверка соединений собственных шин. Эта команда содержит три операции: подача питани  необходимого номинала на вход 150 блока 4 (фиг, 1) ,соединение собственных шин в блоке 4

и проведение опроса собственных шин в блоке 4 (Лиг, 4) .

Задача р« шаетс  следующим образом .

На вход 211-х (фиг. 11 и 12) поступает соответствующа  команда, котора  поступает на первые входы элементов 119-1, 119-2 и 119-3, а также на вход формировател  121, на выходе 224-1 которого формируетс  признак команды, поетупаксций на вход элемента 127 И, который открываетс . Поэтому тактовые СИГНЕШЫ ТИ поступают на сигнальный вход счетчика 128 контрол  времени. Если счетчик 128 отсчитывает число тактовых сигналов больше Зсщанного интервала времени, то на его выходе Формируетс  сигнал, поступающий на вход формировател  129 признака окончани  операции.

Перва  операци  в команде - подача питани  - представлена символом единицы в первом разр де кода операций . Поэтому на вход 214-1 поступает сигнал, который запоминаетс  в элементе 118-1 задержки и поступает на вторые входы 1р элементов 119-1 и 119-4 И, при этом на выходе элемента 119-1 И «Нормируетс  сигнал, поступающий на входы Лормирователей 122 и 123 и на вход элемента 120-7 ИЛИ. При этом сигнал с выхода 187 элемента 120-7 ИЛИ поступает на первые входы элементов И групп 125-6 и 125-7, а также на выход блока 16 и на вход блока 17 (фиг. 1),- и на вход ключевой схемы 109 (Лиг. 11) . Сигнал с выхода Формировател  122 поступает на выход 223 и запоминаетс  в буфере 110 (фиг. 11) , как признак начала выполнени  операции, на вход узла 116 и через его формирователь 130 (фиг. 12) на вход сброса счетчика 128, который сбрасываетс  и начинает счет сначала, а также на вход накопител  108 (фиг.11 на выход которого подаетс  число. Это число через ключевую схему 109 поступает на вход 216 буфера 110, на олход 188 блока 16, а на вход 215 узла 116 поступает код единицы, который проходит через формирователь 132 на вход счетчика 133 как уставка .

При этом на вход 159 элемента 125-7 И поступает сигнал (Фиг. 1 и 12) , что блок 17 прин л и выполн ет команду, в результате которой на вход 150 блока 4 поступает сиг- . нал, соответствующий числу, поступавшему на вход 188 блока 17, а на вхо 157-1 элемента 125-6 И (фиг. 12) поступает признак наличи  сигналов на входе 150 блока 4 {фиг. 4.

Сигнал с выхода формировател  123 через элемент 131 ИЛИ поступает на счетньй вход счетчика 133 тактов опе рации, суммируетсд с уставкой, что приводит к его переполйению,и на ег

выходе формируетс  сигнал, который поступает на вход формировател  129. На этом перва  операци  заканчиваетс , и на выходе 149 формировател  129 формируетс  сигнал, который поступает на вход считывани  счетчика 133, на выход 217 которого подаетс  код-остаток (в данном случае такой остаток нулевой) , который запоминаетс  в буфере 110 (фиг. 11 .

Кроме того, сигнал .с выхода 149

О узла 116 поступает на входы групп 125, при этом сигналы с выходов элементов 125-6 и 125-7 И через элемент 124-2 ИЛИ поступают на выход 218 узла 115 и запоминаютс  в буфере 110 (фиг. ПК

Сигнал с выхода узла 116 поступает на вход 149 дешифратора 112, на входы элементов задержки 118, при этом на выход 212-1 (фиг. 11 и 12)

0 поступает сигнал с выхода элемента 118-1, который поступает на вход регистра 107 и сбрасывает первый (старший ) разр д. Поэтому сигнал второго разр да - код второй операции - поступает на вход 214-2, запоминаетс  в

5 элементе 118-2 и поступает на входы 2р элементов 119-2 и 119-5, при этом на выходе.элемента 119-2 И формируетс  сигнал, который поступает на входы элементов 120-1 и 120-2 ИЛИ

0 и формирователь 122, на выход 223 которого поступает сигнал второй операции. Кроме того, этот сигнал через формирователь130 сбрасывает счетчик 128, а также по это5 му сигналу на вход 215 узла 116 поступает код - уставка, котора  через формирователь 132 записываетс  в счетчике 133.

Сигналы с выходов 156-2 и 156-5 элементов 120-1 и 120-2 ИЛИ подают0 с  на вход блока 4 (фиг. 1 и 4) , . с выхода 156-2 также и на входы схемл 125-1. Так уак решаетс  задача проверки соединений собственных шин, то выбираетс  перва  собственна 

5 шина и сигнал формируетс  на выходе 148-1 блока 3 (фиг. 1), который поступает на вход блока 4 (Фиг. 4 и на вход элемента 125-1, на вход 157-4-1 которого также поступает

0 сигнал доклада о выполнении соответствующего соединени  в блоке 4 (фиг. 4) . Поэтому на его выходе формируетс  сигнал, который через элемент 124-1 ИЛИ поступает на вход

5 227 уэла 116 и подаетс  на вход элемента 131 ИЛИ и с его выхода через Формирователь 130 на вход.сброса счетчика 128, а также на вход счетчика 133, где суммируетс  с уставкой и на его выходе формируетс  сиг0 нал, поступающий на вход формировател  129, на выход 149 которого, подаетс  признак окончани  операции. Этот признак поступает на вход 149 счетчика 133 и на его клход 217 подаетс 

остаток - признак количества тактов, выполненных в данной операции, и на входы элементов 118 дешифратора 112, на выходе 212-2 элемента 118-2 формируетс  сигнал. Поэтому сигнал подаетс  на следующий вход 21.4 (214-3) который запоминаетс  в соответствующем элементе 118 задержки и подаетс  на входы Зр элементов 119-3 и 119-6 при этом сигнал Формируетс  на выходе элемента 119-3, с которого чере формирователь 122 поступает на выход 223, счетчик 128 при этом сбрасываетс , а на вход 215 поступает число, которое через Лормирователь 132 поступает на вход счетчика 133, как уставка, а также с выхода элемента 119-3 И через элементы 120-2 и 120-3 ИЛИ сигналы поступают на выходы 156-5 и 158-1. По этим сигналам блока 4 (фиг. 4) провер ют соединени  собственных шин, о резуль татах такой проверки сообщают сигналы, поступающие на вход 155-2 элемента 131 ИЛИ, и через формирователь 130 сбрасывающие счетчик 128, а также поступают сигналы на счетный вход счетчика 133, где суммируютс  с сигналами уставки.

После проверки собственных шин счетчик 113 переполн етс  и на его выходе формируетс  сигнал, поступающий на вход (Формировател  129, на выходе 149 которого формируетс  . сигнал - признак окончани  операции. При этом на выход 217 счетчика 133 поступает код - остаток, а на выход 212 соответствующего элемента задерж ки 118 - сигнал дл  сброса текущей операции.

После выполнени  всех операций текущей команды снимаетс  сигнал с выхода 211-х дешифратора 112 и элемент 127 И закрываетс .

Пример 2. Допустим, что необходимо подготовить устройство , дл  проверки контролируемого объекта в динамике его работы. При этом на участке времени t измерительные каналы первый, третий и четвертый измерител  9 используютс  дл  измерени  параметров сигнала в цепи 152-у (фиг. 1) , а остальные т-3 канала измерител  9 используютс  дл  измерени  только времени по влени  сигналов в соответствующих цепцх ,

Эта команда содержит три операции соединение шин в блоке 4 (фиг. 1 и 4 выбор измерительных каналов в блоке 10 преобразовани  параметров (фиг. 1 и 8) и соединение цепей в коммутатор 7 (фиг. 1, 6 и 13).

Команда поступает на вход 211-х Сфиг. 12) и подаетс  на первые входы элементов И 119-4, 119-5 и 119-6 и вход формировател  121, который открвает элемент 127 И. Символ I первого разр да поступает на вход 214-1 элемента 118-1 задержки и вход элемента 119-4 И, на выходе которого формируетс  сигнал, поступающий на входы формировател  122 и элементов 120-2 и 120-4, ИЛИ, на выходах 156-5 и 156-4 которых формируютс  сигналы, поступающие в блок 4(фиг. 1) и на вхо j;;pynnB 125-3. После соединени  шины 152-у в блоке 4 (фиг.4 с выходами 153, на вход (фиг.12 157-6-у дюступает сигнал, на вход 148-у также поступает сигнал, поэтому сигнал с выхода группы 125-3 через элемент 124-1 ИЛИ поступает на вход 227 элемента 131 ИЛИ.

Сигнал с выхода 223 формировател 

122через формирователь 130 сбрасывает счетчик 128, а также поступает на выход, в ответ на этот сигнал на вход 215 поступает число, которое через формирователь уставки 132 записываетс  в счетчике 133. И дальше данна  операци  выполн етс  аналогично описанному выше.

В ответ йа сигнал сброса, поступающий на выход 149-1 элемента 118-1 на вход 214-2 поступает сигнал, который задерживаетс  в элементе 118-2 и поступает на вход элемента 119-5, на выход которого подаетс  сигнал, поступающий на входы элементов 122,

123и 120-5. Сигнал с выхода формировател  122 сбрасывает счетчик 128

и поступает на выход 223, в ответ на этот сигнал на вход 215 поступает число единица, которое через формирователь уставки 132 поступает на вход счетчика 133. Сигнал с выход 224-2 формировател  123 поступает на вход элемента 131 ИЛИ.

Сигнал с выхода 228 элемента 120ИЛИ поступает на вход элемента 125-8 и на вход элемента 126, а также на вход ключевой схемы 109 (фиг. 11} При этом число-код подаетс  на выход

183(фиг. 11) , в ответ на который поступают сигналы на выходы 181 и

184элементов 125-8 и 125-10.Сигнал с выхода элемента 131 ИЛИ поступает на вход счетчика 133, на выход которого подаетс  сигнал, который через формирователь 129 поступает на входы элементов 118, счетчика 133, группы 125 элемента 126. При этом на выход 217 счетчика 133 поступает код-остаток , на выход элемента 125-8 код состо ни  соединений выбранных каналов в блоке 10 (фиг. 8) , в данном случае код 101100 .. О, который через элемент 124-2 поступает на выход 218, на выходе элемента 126 формруетс  сигнал, поступающий на вход элемента 125-10, на выход которого подаетс  код 010011 ... 1, характеризующий состо ние свободных измерителных каналов в измерителе 9 (фиг. 8), который поступает на выход 219, как маска дл  узла 117 (фиг. 11) и

на выход 218 через элемент 124-2 ИЛИ кроме того, сигнал формируетс  на выходе 212-2 элемента 118-2, в отве на который приходит сигнал на вход Зр элемента 119-6 И и на вход соотв ствующего элемента 118 задержки. При этом Лормируетс  сигнал на выходе элемента 119-6, с которого поступает на входы элементов 120и 122. С выхода формировател  сигнал сбрасывает счетчик 128 и подает с  на выход 223, в ответ поступает число на вход 215, проходит через Формирователь 132 на вход счетчика 133 Сигнал с выхода 164 поступает на вход элемента 125-9 и через элемент 126 на вход элемента 125-10, на выход 219 которого подаетс  маска, котора  при этом проходит также через элемент 124-2 на выход 218. После этого сиги гиты поступают на вход 221 и через элемент 131 сбрасывают счетчик 128, а также пос тупают на вход счетчика 133, где суммируютс  с уставкой. Сигнал пере полнени  узла 117 (фиг. 11) поступает на вход 222 формиров-ттел  129, на выходе 149 которого формируетс  сигнал. На этом выполнение третьей опера ции и всей команды заканчиваетс . Объект запускаетс  и работает неза висимо от устройства, которое осуществл ет его контроль. По истечени времени t организуютс  новые соеди нени  цепей дл  их контрол  аналоги но описанному, и так до окончани  цикла работы контролируемого объекта . Предположим, что в процессе выпо нени  команд на организацию соединений , в устройстве возникла неисправность и на вход сброса счетчика 128 сигнал не поступил. Тогда на его выходе формируетс  сигнал, поступающий на вход формировател  129, на выходе 149 которого формиру етс  cигнa r. При этом в передающий буфер 110 (фиг. 11) подаетс  состо  ние выполненных соединений, признак операций, начала и окончани  их, а также на выход 217 счетчика 133 число оставшихс  невыполненными тактов текущей операции. Эта информаци  необходима дл  определени  неисправности и прин ти  решени . Функциональные св зи узла 1).7 управлени  коммутатором приведены на Фиг. 13. Первый 219 и второй 220 входы, а также первый управл ющий вход 164  вл ютс  аналогичными входами элеме та 134 И, перва  группа выходов кот рого соединеиа с первыми входами 219-1, 219-2 - 219-т соответствуксчи формирователей 135 измерительных ка налов , первые выходы которых  вл ютс  первыми выходами 165 узла, а также через  чейку 139 контрол  соединены с его вторым выходом 221, третий выход 222 которого через вторые входы 220 и выходы формирователей 135 подключены к второму выходу 220-1 элемента 134 И при этом второй управл ющий вход.182-8 узла  вл етс  входом сброса формирователей 135. Сигнал, поступающий на вход 164, открывает элемент 134 И, и маска (параллельный код, например, 10 ...1) поступает на входы 219-1, 219-2 219-iti формирователей 135 через элемент 134 И, а сигнал, поступающий на вход 220, подаетс  на второй вход 220-1 первого юрмировател  135-1. В исходном состо нии формирователи 135 соедин ют свой второй вход 220 с вторым выходом 220 через открытый элемент 136-1 И, второй элемент 136-2 И закрыт. В рабочем состо нии закрываетс  первый элемент 136-1 и и открываетс  второй 136-2, при этом второй вход 220 формирователей 135 через элемент 136-2 И соедин етс  со своим первым выходом 165. Так как на входы 219 формирователей 135 поступает код 10...1, то символы единиц проход т па входы триггеров 137 Формирователей 135-1 и 135-т, которые перебрасываютс , при этом закрываетс  элемент 136-1 И и открываетс  элемент 136-2 И, т.е. формировател  135-1 и 135-т перевод тс  в рабочее состо ние, а формирователь 135-2 остаетс  в исходном. Поэтому первый сигнал, поступающий на вход 220-1 формировател  135-1, через .элемент 136-2 И поступает на выход 165-1, а также через  чейку 139 на выход 221. Кроме того, сигнал с выхода элемента 136-2 И через элемент 138 ИЛИ поступает на второй вход триггера 137, который возвращаетс  в,исходное состо ние, при этом закрываетс  элемент 136г2 И и открываетс  первый 136-1. Второй сигнал, поступающий .на вход 220-1 формировател  135-1, через элемент 136-1 И поступает на вход 220-2 второго формировател  135-2, который проходит транзитом, так как он оставалс  в исходном состо нии , на вход 220-т формировател  135-т и подаетс  на его выход 165-т, а также через  чейку 139 на выход 221, при этом формирователь 135 возврама етс  в исходное состо ние. Если после этого на вход 220-1 формировател  135-1 поступает следую-, щий сигнал, то он проходит транзитом через все формирователи 135 на выход 222, как признак выбора избыточного измерительного канала. Это означает , что дл  выбранной цепи нет измерительного канала и она не будет подключена дл  измерений.

Такое решение позвол ет те каналы измерени  в измерителе 9 (фиг. 8), ккоторые не выбраны дл  измерени  параметров сигнала (т.е. не соединены с входом 153 блока 10) , распределить между заданны1 м программой цеп ми дл  контрол  времени и знака по влени  сигналов в этих цеп х, т.е. соединить эти цепи с входами 163 измерител  фиг. 6 и 8) .

Это позвол ет даже при контроле объекта в динамике его работы не только определить (измер ть) врем  Формировани  сигналов в цеп х и их знак, но также измер ть параметры . отдельных сигналов (их амплитуду, ток и т.д.).

Рассмотрим принцип работы устройства дл  программного контрол  эталонных устройств (лиг. 1).

Вычислительна  машина через блок 18 сопр жени  подает на вход 186 блока 16 управлени  соответствующие команды, а на вход 147 блока 3 выбора цепей - адреса необходимых цепей . При этом адреса на вход 147 подаютс , если с выхода 146 блока 3 на вход блока 18 поступают сигналы разрешени . Блок 3 по прин тым адресам Формирует сигнгшы, которые с его входов 148 и 145 поступают на входы блоков 2, 4 и 16, а также коммутатора 7. Блок 16 по поступающим командам Формирует соответствующие управл ющие сигналы, которые с его выходов 143, 144, 156, 158, 164,

165,183, 185 и 187 поступают на первые управл ющие входы блоков 1,

3,4, 10, 9 и 17, а также коммутатора 7. Кроме того, он Формирует сигналы сброса, поступающие на его выход 182. В ответ на управл ющие сигналы на сигнальные входы 157, 159,

166,181 и 184 блока 1ь поступают сигналы - доклад о выполнении заданных соединений с выходов блоков

4,17, 10 и 9, а коммутатора 7

1.Подготовка устройства- к работе Определение потерь в собственных цеп х.

2.Измерение параметров сигнала. Блок 16 подает на входы 187 и 1в8

блока 17 генерации стимулирующих воздействий управл ющий сигнал и число, определ ющее параметры управл ющего воздействи . Сигнал с выхода 150 блока 17 поступает на вход блока 4 коммутации стимулирунэдих воздействий . При этом на входы 157 и 159 блока 16 поступают сигналы о выполнении данной операции и о наличии сигнала на входе 150 блока 4.

Затем блок 16 формирует сигнал на соединение входа 150 блока 4 с его выходом 153 и подает его на вход 156 блока 4, который выполн ет заданное соединение и подает на входы 157 блока 16 сигналы о выполнении данного соединени  и о наличии сигнала на выходе 153.

После этого блок 16 подает управл ющие сигналы на входы 183 и 185 . блока 10 преобразовани  параметров г и измерител  9 точного времени. По этим сигналам блок 10 выбирает заданные каналы преобразовани  параметров сигнала во временной интервал и .соедин ет их со входами 180 соответствующих измерительных каналов измерител  9, путем подачи управл ющих сигналов на его вход 181. При этом на входы 181 и 185 блока 16 поступают сигналы о выполненных соединени х и измеритель 9 измер ет поступающие в соответствующие каналы измерени  временные интервалы .

После выполнени  каждой операции текущей команды на выход 140 блока

0 16 поступает сигнал окончани  операции , а на выход 176 сигнал запроса на передачу кадра информации, который содержит сведени  о результатах выполненной операции.

5 Сигнал с выхода 176 через блок 15 управлени  выдачей информации поступает на вход 178 блока 18 сопр жени  , в ответ на который (по мере освобождени  канала вычислительной машины) на его выход 179 поступает сигнал разрешени , который через, блок 15 поступает на входы 177 блоков 18 и 16, на выход 172 которого поступают сообщени  текущего кадра. Эта информаци  через элемент

5 14 ИЛИ поступает на вход 173 блока 18, который передает ее в канал вычислительной машины, сопровожда  ее признаком командной информации, поступившим на его вход 177.

0 Сигнал с выхода 150 блока 17 через блок 4 поступает на вход 153 блока 10, в котором соответствующие параметры (амплитуда, длительность импульсов , период их следовани  и др.)

С преобразуютс  во временные интервалы, которые поступают на входы 180 измерительных каналов измерител  9, где измер ютс  и объедин ютс  в кадр сообщений, при этом на выходе 174 измерител  9 формируетс  сигнал запроса , который через блок 15 поступает

на вход 178 блока 18, на выход 179 которого поступает сигнал разрешени , который через блок 15 поступает на вход 178 блока 18, на выход

5 179 которого поступает сигнал разрешени , который через блок 15 поступает на вход 175 блока 18 и измерител  9, на выход 171 которого поступают сообщени  данного кадра информации.

Эта информаци  через элемент 14 ИЛИ поступает на вход 173 блока 18, который передает ее в вычислительную машину, сопровожда  соответствую-; щим признаком, поступившим на его вход 175. Измерение потерь в собственных ш наз блока 2 оптимизации монтажных с динений. Блок 16 подает соответствующую команду на вход 182 и выход 153 бло 4 отключаетс  от его входа 150. Пос ле этого на вход 156 и 148 блока 4 поступают сигналы, по которым его вход 150 соедин етс  с входом 151-1 а выход 153 - с входом 151-2 второй шины. Затем блок 16 подает сигнал н вход 144 блока 3 и на его выход 145 поступают сигналы, с которого они подаютс  на вход блока 2 оптимизации решени  задач. По этим сигналам перва  собственна  шина (вход 140-1} блока 2 соедин етс  со второй (вход 140-2}.. В ЭТОМ случае сигнал с выхода 150 блока 17 через блок 4, его вход 151-1, вход 140-1 блока 2, его собственную шину, вход 140-2 на вход 151-2 блока 4 и с его выхода 153 на вход блока 10, в котором соответствующие параметры преобразуютс  во временные интервгшы, после чего поступают на входы 180 измерительных каналов измерител  9, с выхода 171 которого кадр инАормации с результатами измерений поступает в вычислительную Мишину. Так как собственные шины блока 2 имеют-различные эквиваленты сопроти лений 35 - емкость, индуктивность, сопрйтивление (иг. 3), например, за счет различных длин их монтажных соединений, то аналогичные измерени  провод тс  дл  других собственных шин блока 2. Затем вычислительна  машина по результатам измерений п.п. 1 и 2 определ ет потери в шинах блока 2 и запоминает их, например, в накопител х на дисках, лентах. Измерение потерь в цеп х устройства . Блок 16 формирует сигналы на выходах 182, по которым блоки 2 и 4 возвращаютс  в исходное состо ние, а также снимает сигнал с выхода 144 блока 3. Затем на входы 15 и 148 блока 4 подаютс  сигналы, по которым его вход 159 соедин етс  с первой чотной 151-1, а выход 153- с шиной 152-1. Поэтому сигнал с выхода 150 блока 17 через блок 4, шину 151-1, блок 5 датчиков, вход 152-1, поступает на вход 153 блока 10. Кромг того, блок 16 формирует сигналы на выходах.164и 165, с кото рых они поступают на входы коммутатора 7. По этим сигналам и по сигна лу, поступающему на его вход 148-1, входы 160-1-1 и 160-1-2 коммутатора 7, подключаютс  к входу 163 соответ ,ствующего измерительного канала изкю рител  9. При этом сигнал с. кахода 150 блока 17 через блок 4, а также блоки 5 датчиков и 6 анализаторов активности поступает на входы 160-1-1 и 160-1-2 коммутатора 7 и с его выхода 163 на .вход измерител  9, а сигнал с выхода 160-1-1 блока 6, кроме того, через блок В измерени  времени на вход 161 изл рител  9. Измеритель 9 измер ет параметры сигнала, полученного на-выходе соответствующего датчика блока 5, а также врем  по влени  сигнала на его входе 163 и передает результаты измерений в вычислительную машину. После зтого блок 16 подает сигнал на выход 182, по которому коммутатор 7 возвращаетс  в исходное состо ние. Поэтому сигнал с выхода блока 6 через коммутатор 7 поступает на входы 162-1-1 и 162-1-2, а также через блок приоритетов 11 и регистр 12 гщресов на вход 167 блока 13 адаптивного контрол . Кроме того, на его вход 161 с выхода блока 8 также поступает отсчет грубого оремс5ни. Блок 13 определ ет адрес цепи, в которой сформирован сигнал, определ ет точное врем  его поступлени  на вход 162 и формирует кадр инЛормаиии . При этом на его выходе 169 Формируетс  сигнал запроса, который через блок 15 поступает на вход 178 блока 18, в ответ на который на его выходе 179 формируетс  сигнал разрешени , который через блок 15 подаетс  на входы 170 блоков 18 и 13, на выход 168 блока 13 поступают сообщени  текущего кадра. Эта информаци  через элемент 14 ИЛИ поступает на вход 173 блока 18, в котором eft присваиваетс  соответствующий признак, поступивший на его вход 170, и она передаетс  в вычислительную машину. Затем производ тс  измерени  в остальных цеп х и вычислительна  машина по результатам измерений пп.1. и 3 определ ет и запоминает потери, искажени  и временные задержки, которые внос тс  датчиками, анализаторами активности, блоками 11 и 13 и элементами ко1Ф1утации. При с5 5ганизадии соединений в коммутаторе 7 на его соответствующих выходах 166 формируютс  сигналы доклад о выполненных соединени х, которые поступают на вход блока 16. Данные поправки  вл ютс  посто нными дл  устройства и предназначены дл  уточнени  результатов действительных измерений параметров контролируемых объектов. Откладка программ и оптимизаци  параметров отрабатываемого узла (.объекта) до выполнени  монтажных соединений между его элеьЕгнтами. 1. Организаци  соединений. Вншиние цепи 1, 2, ... m провер емого узла в блоке 1 маса1ггабных преобразований еюедин ютс  с собственными шинами 1, 2, ... m устройства по заданной программе. Затем в блоке 2 шины 1, 2 ... m соедин ютс  между собой таким образом, чтобы их соединени  соответствовали будущим монтажным соединени м отрабатываемо го узла. Дл  этого блок 1б подает сигнал на вход 144 блока 3, который при этом подает сигнгшы - признаки адресов выбранных шии - на вход 145 блока 2, который соедин ет свои шин в соответствии с функциональной схе мой узла, подлежащего,отработке. 2.Проверка наличи  необходимых и отсутстви  ложных соединений. Блок 16 подает на входы 187 и 188 блока 17 генерации стимулирующих возд ствий управл ющие сигналы,по которым его выход 150 поступает сигнал зада ных параметров (в данном случае потенциал . Затем с выходов блоков 16 и 3 на входы 156 и 148 блока 4 пода ютс  сигналы, по которым его вход 1 соедин етс  с первой шиной 151-1 и в эту шину поступает потенциал. Пос ле этого блок 16 подает сигнал на входы 158 блока 4 и 143 блока 1. По этим сигналам блок 4 последовате но опрашивает шины 151-2, 151-3 ... 154-п , а блок 1 -. внешние цепи 1, 2, .... п. При обнаружении сигнал в собственных шинах, адреса таких шин поступают на вход 154 блока 16, а при обнаружении потенциала во вне них цеп х 1, 2 ... п, адресд таких цепей с выхода 141 блока 1 через блок 4 также поступают на вход 154 блока 16. Такты выполн емых операций по проверке соединений с выхода блок 1 поступают на вход 142 блока 4, а с его выхода 155 в блок 16. .После проверки соединений шины 151-1 с остальными, потенциал подаетс  в шину 151-2 и цикл проверки повтор етс  и так до окончани проверки всех шин. После окончани  каждой операции на выходе 149 блока 16 формируетс  сигнал, который подаетс  в блок 4 как сигнал сброса и. в блок 3, сигнал признака окончани  кадра. 3.Отлсщка програ1 вл. Допустим, что дл  запуска узла необходимо подать сигнал на его вход 1 (здесь и далее под входами и выходами имеютс  в виду внешние входы блока 1} при этом ответна  реакци  на это воздействие в течение времени t -tjnocTynaet на выходы 2, 3 и 4. Сигналы с.этих выходов должны поступить на входы 5, 6 и 7 узла и вызвать вторичную реакцию на его выходах 8, 9 и 10 в течение времени tj - t. и т.д. При этом допустим/ что необходимо измерить два параметра - амплитуду и длительность импульсов - дл  сигнал поступающих на выходы 2 и 8. Дл  сигналов, поступающих на выходы 3, 4, 9 и-Ю узла, достаточно определить врем  их подачи на эти выходы. Дл  решени  этой задачи на входы 156 и 148 блока 4 поступают соответствующие сигналы, по которым его вход/150 соедин етс  с шиной 151-1, а выход 153 - с шиной 152-2. Затем блок 16 подает управл ющие сигналы на входы 183 и 185 блока 10 и измерител  9, на вход 181 которого поступают сигналы с выхода блока 10. При этом выход 153 блока 4 через блок 10 подключаетс  к входам 180 двух измерительных каналов/измерител  9. Оставшиес  измерительных канала измерител  9 соединены с выходом 163 коммутатора 7. По сигналам , поступающим на его входы 164, 165 и 148 с выходов блоков 16 и 3, коммутатор 7 подключает к этим входам свои входы 160-1-3, 160-2-3 и 160-1-4, 160-2-4. Цепи, которые не выбраны дл  программных соединений, остаютс  соединенными с выходом 162коммутатора 7. Затем блок 16 подает сигналы на входы 144 и 149 блока 3, по которым на вход 145 блока 2 поступают сигналы на соединение его входов 140-2, 140-3 и 140-4 с входами 140-5, 140-6 и 140-7. После этого блок 16 подает на входы 187 и 188 блока 17 сигналы, по которым на его выход 150 подаетс  сигнал с заданными параметрами (один или группа импульсов}, который поступает- в шину 151-1 и через блок 1 на первый вход отрабатываемого узла. Реакци  на это воздействие с выходов 2, 3 и 4 отрабатываемого узла через блок 1 поступает на входы 140-2, 140-3 и 140-4, а также через блок 5. на его выходы 152-2, 152-3 и 152-4. При этом сигнал с выхода 152-2 через блоки 4 и 10 поступает на вход 180 измерител  9, а сигналы с выходов 152-3 и 152-4 через блоки 6 и 8 на вход 161 и через коммутатор 7 на вход 163 измерител  9, в котором измер етс  полученна  информаци  и передаетс  в вычислительную машину. После получени  данной информации или после окончани  времени t - tn в блоки 16 и .3 поступает команда на изменение коммутации в блоке 4 и в коммутаторе 7. Такое изменение осуществл етс  сигналами, которые формируютс  на выходах 182, 156, 164, 165 и 148 блоков 16 и J3. (Эти сигналы поступают на входы блока 4, который свой выход 153 отключает от входа 152-2 и соедин ет с входом 152-8, а также коммутатора 7, который отключает свои входы 160-1-3, 160-2-3 и 160-1-4, 160-2-4 от выхода 163и соедин ет их с выходом 162, а входы 160-1-9, 160-2-9 и 160-1-10, 160-2-10 отключает от выхода 162 и соедин ет их с выходом 163.

Сигнсшы, поступившие на входы 140-2, 140-3 и 140-4 блока 2, проход т на его ходы 140-5, 140-6 и 140-7, с которых через блок 1 постунамт на входы 5, 6 и 7 отрабатываемого узла, оказыва  на него вторичное боздействие, реакци  на которое с выходов 8,9 и 10 отрабатываемого узла через блок 1 поступает на входы 140-8, 140- и 140-10 блока 2, а также через блок 5 на его выходы 152-8, 152-9 и 152-10. При этом сигнал с выхода 152-8 через блоки 4 и 10 поступает на вход 180 измерител  9, а сигналы с выходов 152-9 и 152-10 через блок 6 и коммутатор 7 на вход 163 измерител  9, и так продолжаютс  выполнение программы и измерени  в реальном масштабе вреMSHw

Допустим, что непредусмотренный программой (аварийный) сигнал по вилс  на выходе 11 отрабатываемого узла. Этот сигнал через блоки 1 и 5 подаетс  на выход 152-11 блока 5 с которого через блок 6 и коммутатор 7 поступает на вход 162 блока 13, а также через блок 11 и регистр 12 на вход 167 блока 13 поступает адрес этой цепи, и через блок 8 на вход

161блока 13 поступает отсчет времени. Блок 13 запоминает эту информацию, определ ет точное врем  по влени  сигнала на входе

162и передает эту информацию в вычислительную машину.

Вычислительна  машина полученные результаты измерений суммирует с поправками , которые определены в раз .деле 1, и выдает точные данные потребителе дл  анализа.

После отработки программы проводитс  оптимизаци  управл ющих сигналов и компановки элементов узла, определ ютс  допустимее длины мэнтахных соединений, необходимость установки согласующих усилителей.

4. Оптимизаци  сигналов управлени  и компановки элементов узла.

Блок 16 по соответствующим командам подает сигналы на входы 187 и 188 блока 17, на входы 144 и 149 блока 3, который по этим сигналам подает признаки адресов шин на вход 145 блока 2. В блоке 2 измен ютс  соединени  ; собственных шин, т.е. измен ютс  эквиваленты их комплексных сопротивлений, а блок 17 по этим сигналам подает на выход 150 сигналы с различными параметрами (амплитудой, длительностью и т.д. и изг рени , описанные в п. 3, повтор ютс .

По результатам таких измерений с .учетом поправок, полученных в разделе 1, и по техническим характеристикам монтажных проводов, которые .будут использованы дл  монтажа данного узла, вычислительна  машина

рассчитывает пределы устойчивой работы и оптимальные услови , допустимые длины монтажных соединений, необходимость согласующих усилителей и оптимальную компановку элементов узла .

Затем выполн ютс  1«юнтажные соединени  и провод тс  контрольные измерени . На этом отработка узла заканчиваетс . Аналогично отрабатываютс  остальные узлы и объект в целом.

o

Проверка объекта в динамике его работы.

Выбранные программой внешние цепи 1, 2, ... N в блоке 1 соедин ютс  с собственными Шинами 1, 2, ... п

5 устройства. При этом собственные шины подключены только к входам блока 5, так как входы 140 и 151 блоков 2 и 4 закрыты.

Допустим, что в Процессе работы

0 объекта в интервале времени t - t,j контролируемые сигналы формируютс  в цеп х 1 и 8 объекта, в интервале времени t - в цеп х 7 и 18 и т. д.

Предположим, что измеритель 9

5 содержит га 2 измерительных канала . В исходном состо нии эти каналы соединены с выходом 162 коммутатора 7. С выходов блоков 16 и 3 в коммутатор 7 поступают сначала сигнгшы

0 на входы 165-1 и 148-1 и по этим сигналам вход 160-1-1 и 160-2-1 отключаетс  от выхода 162 и соедин етс  с выходом 163-1, который соединен с входом первого измерительного

5 канала измерител  9. Затем сигналы поступают на входы 165-2 и 148-8, при этом вход 160-1-8 и 160-2-8 коммутатора 7 отключаетс  от выхода 162 и соедин етс  с выходом 165-2. На

0 входы 166-1 и 166-2 блока 16 подаютс  сигналы о выполнении заданных соединений. Подготовка к проверке заканчиваетс  и включаетс  контролируемой объект, который работает независимо от устройства контрол .

5 При этом сигналы с монтажных клемм объекта через блок 1 поступают на входы блока 5 датчиков.

В интервале времени t - t на его выходах 152-1 и 152-8 одновременно

O или с некоторым смещением во времени формируютс  СИГНАЛЫ, которые через блок 6 поступают на входы 160-1-1 160-2-1 и 160-1-8,160-2-8 коммутатора 7 и проход т на его выходы 163-1 и 163-2,

5 с которого поступают на входы изме-. рител  9. Кроме того, сигналы с выходов 160-1-1 и 160-1-8 блока 6 поступают на входы блока 8, который подает на вход 161 измерител  9 отсчет грубого времени. Измеритель 9 из0 мер ет точное прира1чение времени относительно грубого отсчета и в момент поступлени - на вход ТИ бло- . ка 8 очередного тактового сигнала. Эти измерени  передаютс  на шлход

S

171 измерител  9 и поступают в вычислительнуу машину.

Вычислительна  машина, после текущей инЛормации или по истечении времени t - t/i , подает на входы 186 и 147 блоков 16 и 3 соответствуюиие команды по которым на входы 182, 16 и 148 коммутатора 7 поступают сигнал По этим сигналам каналы 1 и 2 сбрасываютс , и входы 160-1-1, 160-2-1, 160-1-8 и 160-2-8 соедин ютс  с .выходами 162. Затем входы 160-1-7, 160-2-7 и 160-1-8, 160-2-8 отключаютс  от выходов 162 и соедин ютс  с выходами 163-1 и 163-2 соответственно . В интервале времени J эти входы поступают соответствующие сигналы.

Допустим, что в контролируемом объекте сАормированы сигналы, не предусмотренные программой его работы . Эти сигналы поступают, например, на выходы 152-3 и 152-4 блока 5, проход т через блок 6, коммутатор 7 на входы 162-1-3, 162-2-3 и 162-1-4, 162-2-4 блока 13, в котором измер етс  точное прирагцение .времени. Кроме того, сигналы с выходов 162-1и 162-1-4 коммутатора 7 поступают на входы блока 11 приоритетов, на выход которого эти сигналы подаютс  с некоторым смещением во времени. Они поступают на соответствующие входы регистра 12, который подаёт на вход 167 блока 13 последовательно два адреса дл  цепей 152-3 и 152-4. Сигналы с выхода 160 блока 6 поступают также на вход блока 8, который подает на вход 161 блока 13 два грубых отсчета времени, но так как эти отсчеты идентичны, то они воспринимаютс  блоком 13 как один отсчет, если они поступили в пределах времени, не превышающем изменение грубого отсчета хот  бы на единицу младшего разр да. В том случае, когда на вход блока 8 поступают сигналы с интервалом, в котором происходит изменение грубого отсчета времени хот  бы на единицу младшего разр да, блок 13 воспринимает .такую инлормацию, как два самосто тельных отсчета, соответствующие двум его циклам работы. ,,

Информаци  с выхода 168 блока 13 поступает в вычислительную мамину, и после остановки объекта провер етс  схема, с целью уточнени  и устранени причин, путем подачи на соответствующие входы сигналов, которые вызвали по вление аварийных сигналов в цеп х 152-3 и 152-4.

Если непредусмотренных программой сигналов нет, а предусмотренные программой есть, и работа устройства проходит нормально, то отработка объекта считаетс  законченной, и вычислительна  машина выдает временные диаграмма нормальной работы, которые в

дальнейшем используютс  дл  контрол  аналогичных объектов.

Предлагаемое устройство имеет широкие функциональные возможности: подключение к контролируемым объекта различной конфигураци у; проведение проверок объекта в динамике его работы; отладка программ отдельных узлов и объекта в целом; практическа  проверка оптимизации управл ющих сигналов и компаЕ)овки элементов объекта (определение допустимых длин монтажных соединений, необходимости согласующих усилителей и т.д.) до того, когда будут выполнены монтажные соединени  между элементами объекта .

Достигаетс  высока  точность измерений , так как устройство определ ет собственные искажени  и задержки и обеспечивает их вход в результаты измерени  при необходимости.

Кроме того, достигаетс  высока  надежность проверки, так как все цепи объекта наход тс  под непрерывным контролем, а также контролируютс  любые соединени  в самом устройстве .

Claims (5)

1. Устройство дл  программного контрол  электронных устройств, содержащее блок управлени , блок генерации стимулирующих воздействий, блок преобразовани  измер емых параметров во временной интервал, блок измерени  времени, измеритель точного времени, коммутатор и блок сопр жени , первый выход которого соединен с командным входом блока управлени , выход управлени  стимулирующими воздействи ми и первый выход следовани  операций которого подключены соответственно к первому и второму входам блока генерации стимулирующих воздействий, першлй выход которого  вл етс  информационным выходом устройства,второй выход блока генерации стимулирующих воздействий соединен с первым сигнальным входом блока управлени , измерительный выход котот

0 рЪго подключен к первому управл ющему входу блока преобразовани  измер емых параметров во временной интервал, выход которого соединен с первым входом измерител  точного времени, третий управл ющий вход которого и вто- . рой сигнальный вход блока управлени  подключены к управл ющему выходу блока преобразовани  измер емых параметров во временной интервал, первый управл ющий вход, сигнальный выход и второй вход измерител  точного времени соединены соответственно со вторым выходом следовани  операций и с третьим сигнальным входом блока управлени  и со вторым выходом

коммутатора, первый управл ющий вход сигнальный выход и третий вход которого подключены соответственно к третьему выходу следовани  операций, к четвертому сигнальному входу и к выходу управлени  коммутатором Рлока управлени , отличающее с  тем, что, с целью пов шени  достоверности контрол , оно содержит блок масштабных преобразований, блок оптимизации , блок выбора цепей, блок коммутации стимулирующих воздействий, блок датчиков, блок анализаторов активности , блок приоритетов, регистр адресов, блок гщаптивного контрол , блок управлени  вьвдачей информации и элемент ИЛИ, причем перва  группа выходов блока иас1чтабных перобразо-ваний подключена к первой группе входов блока оптимизации, к первой группе входов блока кo lмyтaции стимулирующих воздействий и к группе входов блока датчиков, группа выходов которого подключена ко второй группе входов блока коммутации стимулирующих воздействий и к группе входов блока анализаторов активности, выход которого соединен с входом блока измерени  времени и с первым входом коммутатора, первый выход которого соединен через блок приоритетов и регистр адресов с первым входом и непосредственно со вторым входом блока адаптивного контрол , выход которого подключен к третьему входу элемента ИЛИ, первый и второй входы которого соединены соответственно с информационным выходом блока управлени  и с выходом измерител  точного времени, выход элемента ИЛИ подключен ко входу блока, сопр жени , первый управл ющий вход и третий выход которого соединены соответственно с выходом и входом обратной св зи блока управлени  выдачей инфор ,мации, первый, второй и третий управл ющий выход которого подключены ко входам обратной св зи соответственно блока, адаптивного контрол , измерител  точного времени и блока управлени , а также ко второму, третьему и четвертому управл ющим входам блока сопр жени , вход обратной св зи и второй выход которого соединены соответственно с управл ющим выходом и входом блока выбора цепей, первый выход которого подключей ко второму входу коммутатора и к коммутирующему входу блока управлени  и к четвертому входу блока коммутации стимулирующих воздействий, первый выход и третий вход которого соединены соответственно со входом блока преобразовани  измер емых параметров во временной интервал и с третьим выходом блока генерации :;тимулирующих воздействий, второй, третий и сигнальный выходы блока коммутации стимулирукадих воздействий

подклк1чены соответственно к адресному входу, ко входу контрол  операций и к п тому сигнальному входу блока управлени , четвертый выход следовани  операций которого подключен к управл ющему входу блока масштабных преобразований, второй выход и управл ющий выход которого соединены соответственно с п тым входом и п тым управл ющим входом блока коммутации стимулирующих воздействий, первый

0 и третий управл ющие входы которого подключены, соответственно, к п тому и шестому выходам следовани  операций блока управлени , выход признака окончани  операции которого подклю5 чен к четвертому управл ющему входу блока коммутации стимулирующих воздействий и BTopoNty управл ющему входу блока выбора цепей, второй выход и первый управл ющий вход которого

0 соединены соответственно со вторым входом блока оптимизации и с седьмым выходом следовани  операций блока . управлени , запросный выход которого подключен к третьему входу блока управлени  выдачей информации, первый

5 и второй вход которого подключены соответственно к первом управл ющему выходу блока адаптивного контрол  и к управл ющему выходу измерител  точноговремени, выход блока из0 мерени  времени подключен к третьим входам измерител  точного времени и блока, адаптивного контрол ,, выход командного сброса блока управлени  подключен ко вторым управ5 л ющим входам коммутатора, измерител  точного времени и блока коммутации стимулирующих воздействий, при этом группа входов блока масштабных преобразований  вл етс  входом

0 устройства и служит дл  подключени  к выходам объекта контрол .

2,Устройство по п. 1,.отличающеес  тем, что блок масштабных преобразований содержит узел преобразований координат внеш5 них цепей, узел делителей и узел проверки соединений, при этом группа входов и перва  группа выходов узла преобразовани  координат внешних цепей  вл ютс  соответственно группой

0 входов и первой группой выходов

|блока масштабных преобразований, втора  группа выходов, втора  группа входов и треть  группа выходов узла пре образовани  координат внешних цепей

5 соединены соответственно с группой входов, с группой выходов узла делителей и с группой входов узла проверки соединений, управл ющий вход, управл ющий выход и группа выходов которого  вл ютс  соответственно уп0 равл ющим входом, управл кщим выходом и вторым выходом блока масштабных преобразований,

3.Устройство по п.1, о т л и чающеес  тем что коммутатор

5

содержит регистр управлени , .первый и второй элемент И и m каналов второго выхода, каждый из которых содержит регистр, элемент И, элемент ИЛИ и формирователь контрольного сигнала, при ,этом группа входов элемента И  вл етс  первым входом коммутатора, каждый из входов этой группы подключен соответственно к элементу И каждого из каналов, выходы калсдого из которых подключены к соответствующим входам элемента ИЛИ своего канала , выходы эле1 дантов ИЛИ всех каналов  вл ютс  вторым выходом коммутатора , группа входов второго элемента И  вл етс  вторым входом коммутатора , группа выходов второго элемента И подключена к группе вхоов регистра управлени , группа выходов которого соединена с группой управл ющих входов первого элемента И, группа выходов которого  вл етс  первым выходом коммутатора, кроме того грУппа выходов второго элемента И соединена с соответствующими разр дами регистров каждого из каналов , группа выходов из регистра каждого из каналов подключена к группе управл ющих входов элемента Инк группе входов формировател  контрольного сигнала своего канала, выходы формирователей контрольного сигнала всех каналов  вл ютс  сигнальным выходом коммутатора, первый и второй управл квдиё входы которого подключены соответственно к управл ющему входу второго элемента И и ко входам сброса регистра управлени  и ко входам сброса регистров каждого из каналов, управл ющие входы регистров каждого из каналов в совокупности  вл ютс  третьим входом коммутатора .

4. Устройство по П.1, отличающеес , тем, что блок управлени  содержит узел коммутации, первый и второй элементы ИЛИ, деифратор команд, дешифратор операций , регистр операций, накопитель чисел, ключевой элемент, передающий буЛер, элемент И, узел приоритетов, Лормирователь признака окончани  команды, узел контрол  программных соединений, узел контрол  выполнени  операций и узел управлени  коммутатором , при этом первый.вход узла коммутации  вл етс  командным входом пока управлени , первый, второй и третий выходы узла коммутации соединены соответственно со входом дешифратора команд, со входом регистра операций и с первым входом накопител  чисел, первый и второй выходы ключевого элемента  вл ютс , соответственно , выходом управлени  стимулируюи fи воздействи ми и измерительным выходом блока управлени , третий и четвертый выходы ключевого элемента подключены соответственно ко вхо

ду кода числа передающего буфера и ко второму входу узла контрол  выпол .нени  операций, выход и управл ющий выход накопител  чисел соединены, соответственно со входом ключевого элемента и с третьим управл ющим входом узла коммутации, второй управл ющий вход которого соединен с управл ющим выходом регистра операций, вход кода команды передающего буфера соединен с первым выходом дешиЛратора команд и с первым входом дешифратора операций, первый управл ющий выход которого  вл етс  первым выходом следовани  операций блока управлени , а также подключен к первому управл ющему входу узла контрол  программных соединений и ко второму управл ющему входу ключевого элемента , второй, четвертыйJ шестой и седьмой управл ющие выходы дешифратора операций  вл ютс  соответствующими выходами следовани  операций блока управлени , третий управл кхдий выход дешифратора операций  вл етс  третьим выходом следовани  операций блока управлени , а также подключен ко второму управл ющему входу узла контрол  программных соединений и к первому управл ющему входу узла управлени  коммутатором, п тый управл ющи выход дешифратора операций  вл етс  п тым.выходом следовани  операций блока управлени , а также подключен к третьему управл ющему входу узла контрол  программных соединений, выходы дешифратора операций подключены следующим образом: первый - к управл ющему входу регистра операций и к первому входу первого элемента ИЛИ, второй - к первому входу узла контрол  выполнени  операций, ко входу признака начала операции передающего буфера и ко второму входу накопител  чисел, третий - к четвертому управл ющему входу узла контррл  программных соединений и к первому управл ющему входу ключевого элемента , четвертый - к третьему входу узла контрол  выполнени  операций, первый управл ющий выход дешифратора команд подключен к первому управл ющему входу узла коммутации, второ управл ющий выход дешифратора команд Явл етс  выходом командного сброса , блока управлени , второй выход дешифратора команд подключен к третьем входу формировател  признака окончани  команд л, выход которого подклю-чен ко входу признака окончани  опера .ции передающего буфера и ко входам сброса накопител  чисел и регистра операций , выход которого соединен с первы входом элемента И и со входом узла приоритетов, первый и второй вьаходы которого подключены соответственно ко вторым входам формировател  признака окончани  команды и дешифратора операций, второй вход и выход первог элемента ИЛИ соединены, соответствен со вторым выходом узла коммутации и со вторым входом элемента И, выход которого подключен ко входу кода операции передающего буЛера, первый контрольный вход которого соединен с первым выходом узла контрол  выполнени  операций, второй выход которого  вл етс  выходом признака окончани  операций блока управлени , а та же подключен ко входу признака окончани  операции передающего буЛера, к первому входу формировател  признака окончани  команды, к управл ющему входу дешифратора операций и к п тому управл ющему входу узла контрол  программных соединений, пер вый,-второй, третий, четвертый и п тый сигнальные входы которого  вл ютс  соответствующими сигнальными входами блока управлени , первый, второй и третий выходы узла контрол  программных соединений подключены соответственно к п тому входу узла контрол  выполнени  операций, ко второму контрольному входу передающего буфера и к первому входу узла управлени  коммутатором, первый выход которого  вл етс  выходом управ лени  коммутатором блока управлени  группа входов узла контрол  програм мных соединений объединена с группой входов второго элемента ИЛИ и  вл ет с  коммутирующим входом блока управ лени  , вход контрол  операций которого подключен к четвертому входу узла контрол  выполнени  операций, шестой и седьмой входы которого сое динены соответственно со вторым и третьим выходами узла управлени  коммутатором, вход обратной св зи, первый выход, второй выход и группа входов передающего буфера  вл ютс  соответственно входом обратной св з информационным выходом и запросным выходом и адресным входом блока управлени .

5. Устройство по пп. 1и-4, -о т личающеес  тем, что -узел контрол  выполнени  операций содержит элемент И, счетчик контрол  вре . мени, Формирователь признака оконча ни  операции, формирователь сигнала сброса, элемент ИЛИ, Формирователь уставки и счетчик тактов операции, при этом на первый вход элемента И подаютс  тактовые импульсы, выход его подключен к первому входу счетчика контрол  времени, выход которого соединен с первым входом Формировател  признака окончани  операции, второй вход которого  вл етс  седьмым входом узла контрол  выполнени  операций, первый вход которого подключен к первому входу Формировател  сигнала сброса, выход которого соеди .нен со вторым входом счетчика контрол  времени, п тый вход узла контрол  выполнени  операций  вл етс  первым входом элемента ИЛИ, второй вход которого , а также второй вход элемента И  вл ютс , соответственно, второй и первой шинами третьего входа узла контрол  выполнени  операций, четвертый вход которого также разделен на две шины, перва  из которых подключена ко второму входу Формировател  сигнала сброса, а втора  - к третьему входу элемента ИЛИ, четвертый вход которого  вл етс  шестым входом узла контрол  выполнени  операций, выход элемента ИЛИ подключен к третьему входу формировател  сигнала сброса и к первому входу счетчика тактов операции, группа входов которого соединена с группой выходов формировател  уставки, группе входов которого  вл етс  вторым входом узла контрол  выполнени  операций, второй выход счетчика тактов операции подключен к третьему входу Формировател  пригзнака окончани  операции, выход которого  вл етс  вторым выходом узла контрол  выполнени  операций, а также подключен ко второму входу счетчика тактов операции, группа выходов которого  вл етс  первым выходом узла контрол  выполнени  операций . Источники информации, прин тые во внимание при экспертизе 1.Авторские свидетельство СССР 607227, кл, G 06 F 15/46, 1972. 2.Авторское свидетельство СССР . 469971, кл. G 06 F 11/00, 1973. 3.Авторское свидетельство СССР № 559239, кл. G 06 F 11/00, 1975 (, прототип) .

Jf01

1Ъ.

m-2

о

2/

гг о

/3

Af

пъ

гь

29-1

К-1

ти

2.1,

iz о

21

.гз

-О

.j

г:

S-7 СЛ p-mj IT TT IT

Л

Щ1-.

П

m-i

2Ь-т

i4та

19-1

15

гз-г

ТТЛ

(риг. 6

т-г гит

2П-1