SU1444775A1 - Устройство дл имитации неисправностей - Google Patents
Устройство дл имитации неисправностей Download PDFInfo
- Publication number
- SU1444775A1 SU1444775A1 SU874208844A SU4208844A SU1444775A1 SU 1444775 A1 SU1444775 A1 SU 1444775A1 SU 874208844 A SU874208844 A SU 874208844A SU 4208844 A SU4208844 A SU 4208844A SU 1444775 A1 SU1444775 A1 SU 1444775A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- inputs
- block
- output
- address
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к области вычислительной техники и предназначено дл имитации неисправностей в структурно-избыточных управл ющих ВЫ числительных системах (УВС) при эк- спериментальном исследовании их надежности . Целью изобретени вл ет- .с расширение области применени . Устройство дл имитации неисправно- ; стей включает блок управлени последовательностью введени неисправностей , содержащий узлы шинных формирователей и дешифратор адреса, коммутатор , схему сравнени , пам ть, счетчик адреса, дешифратор, счетчик времени и модули имитации неисправностей , состо щие из блоков шинных формирователей, блоков пам ти, счетчиков адреса, арифметико-логического блока, регистра данных,.дешифратора адреса, регистра управлени и состо ни , генератора тактовых импульсов , счетчика времени, шифратора управл ющих сигналов, регистра управлени , блока имитации отказов системы прерываний, блока управлени магистрали. Модуль имитаи-ии неисправностей проводит имитацию отказов и сбоев различных компонентов ЭВМ, составл кищх ЗПВС. Устройство вьшолн ет 12 различных команд имитации неисправностей.При этом иШти- руютс физические неисправности модулей ЭВМ (ОЗУ, ПЗУ, УЗО) с исполь- , зова.нием режима пр мого доступа к пам ти - искажением состо ни эле- , ментов модулей и информации в них, или же непосредственным воздействием на информащюнные и управл ющие шины магистрали .ЭВМ. 2 э.п. ф-лы, 6 ил. i СЛ 1 4 4;: N1 сд
Description
Изобретение относитс к области вычислительной техники и предназначено дл имитации неисправностей в высоконадежных управл ющих вычислительных системах (УВС) при экспериментальном исследовании их надежноо- сти.
Целью изобретени вл етс расширение области применени устройства
На фиг.1 показана блок-схема системы , в которой примен етс устройство; на фиг.2 - схема блока управлени последовательностью введени неисправностей; на фиг.З - схема модул имитации неисправностей; на фиг.4 - схема шифратора управлени магистралью; на фиг.З - схема блока захвата магистрали; на фиг.6 - схема блока имитации отказов системы прерьшаний.
На фиг.1 подазана блок-схема комплекса 1 дл исследовани надежности избыточной управл ющей вычислительной системы (УВС) 2, в состав которого вход т устройство дл имитации неисправностей 3 и управл юща микроэвм 4, объединенные общей магистралью 5. Устройство дл имитации неисправностей включает в себ блок 6 управлени последовательностью введени неисправностей и модули 7.1-7.К имитации неисправностей , количество которых в общем слчае равно количеству ЭВМ в исследуемой системе. Показанна на фиг.1 исследуема система состоит из ми- кроЭВМ 8,1-8.К, калща из которых включает в себ центральный процессор (ЦП) 9, оперативное запоминающее устройство 10, внешнее устройство 11, посто нное запоминающее устройство 12j и адаптеров межмаиин- ной св зи 13. ЭВМ 8 могут также в:слючать любые другие устройства напримера устройства св зи с объектом , Щ1фроаналоговые и аналого-цифровые преобразователи)5 которые будут, подключены к магистрали 14.1 14.К. Управл юща ЭВМ 4 включает центральный процессор (ЦП) 15 и . внешние и запоминающие устройства 16. Модули подключены к магистрали .5 ЭВМ 4 на правах внешних устройств а также как и блок 6. Выходы моду лей (1-п) соединены с входами блока и необходимы дл передачи номера имитируемой в насто щее врем неисправности . Каждой ЭВМ 8 в исследуемой системе соответствует свой модуль , который соединен с ней дву- . направленной магистралью.
МУП 6 предназначен дл управлени
с последовательностью введени неисправностей в систему из нескольких ЭВМ 8.1-8.К, образующих высоконадежный управл ющий вычислительный комплекс . Блок 6 СОСТОИТ (см. фиг.2) из
0 узла шинных формирователей (ШФ) 17, дешифратора 18 адреса, коммутатора 19, схемы 20 сравнени , пам ти 21, счетчика 22, дешифратора (разрешени работы модулей имитации неисп5 |равностей) 23, счетчика 24 времени . и элемента 25 задержки.
Модуль имитации неисправностей служит дл проведени физического моН делировани неисправностей, которые
0 могут по вл тьс в процессе эксплуатации ЭВМ. Показанный на фиг.З модуль 7 включает элемент 26 задержки , два блока 27 и 28 пам ти, имитатор 29 управл юш11Х сигналов, ариф25 метико-логический блок 30, регистр 31 данных, блоки 32 и 33 шинных формирователей (1ЯФ), счетчики 34 и 35 адреса, дешифратор 36 адреса, регистр 37 управл ющего слова, генера-
30 тор 38 тактовых импульсов, счетчик 39 времени, регистр 40 управлени (отключением шинных формирователей), блок 41 имитации отказов системы прерываний , шифратор 42 управлени магистралью- , блок 43 захвата магистра ли и группу 44 триггеров.
Группа триггеров состоит из 9 триггеров: отключение шинных формирователей 45, эмул ци прерьгоани - 46, потер прерывани 47, запись.. в регистр данных 48, захват магистрали 49, Ввод 50, Вывод 51, эмул ци адреса 52 и эмул ци дай- ных 53. Дл расширени функциональ- ньк возможностей модулей 7 к шинам
имеющимс в магистрали 14, добавлены две группы шин: 54 - шины управлени отключением шинньк формирователей в модул х ЭВМ 8.1-8.К (ЦП, ОЗУ, ПЗУ, ВУ) и 55 - шины управлени от0 ключением прерьшаний (соединены с входами ЦП в ЭВМ 8.1-8.К. Шифратор 29 имеет выходы 56-91 и входы 92-102.
Шифратор 42 управлени магистра- 5 необходим дл осуществлени опе рации Ввод и Вывод после захва-; та управлени магистралью в соответствии с логикой работы интерфейса ИУС, а также дл эмул ции работы
3
внешнего устройства или оперативного запоминающего устройства при ад- pecaioiH к ним и приеме/выдачи данных . Блок-схема шифратора показана на фиг.4. Шифратор 42 включает программируемую логическую матрицу СПШ) 103, блок 104 триггеров начальных условий, блок 105 триггеров управлени магистралью, блок 106 магистральных приемников и блок 107 магистральных передатчиков. Блок 104 состоит
триггеров: II,
тип устройства
из 6
108, наличие синхронизации 109, признак внешнего устройства 110, блокировка сброса выборки 111, признак приемника 112. Блок 105 включает 6 триггеров: Признак адресации 113, Считывание регистра данных 114, Наличие данных 115,
I Запрос данных 116, Запись регистра данных 117, Обращение к устройству 118, Приемник/источник 119. Блок 106 включает 6 магистральных приемников 120-125 дл подключени следующих пин: шины подтверждени приема адреса (ШППА), шины за- проса данных (ШЗД), шины наличи (ШНД), шины признака приема (ШППР), шины признака внешнего устройства (ШПВУ) и шины признака адресации (ШПРА). Блок 107 состоит из 7 магистральных передатчиков 126-132 дл подключени к следующим шинам магистрали - ШПВУ, ШППР, ШБСВ, ШППА, шине признак адресации (ШПРА), ШНД, ШЗД.
Блок 43 захвата магистрали предназначен дл захвата управлени на магистрали ЭВМ 8.1-8.К. При захвате управлеьш арбитр магистрали в со- овтетствии с прин той системой приоритетов передаст управление задат- чику, в качестве которого будет выступать модуль 7. Модул м 7 присваиваетс самьй высокий приоритет,так что при первом требовании на управление интерфейсом происходит передача управлени магистралью модул м 7 Блок 3 включает (см.- фиг.5) триггеры Захват магистрали 133, Подтверждение выборки задатчика 134, Зан то 135, блок магистральных пе редатчиков (элементы 2И-НЕ), 136-13 дл подключени к шинам Захват ма .гистрали (ШЗМ), Подтверждение выборки задатчика (ШПВЗ), Зан то (ШЗАН) и Разрешение захвата магистрали - выход (ШРЗМ ) , блок ма 10
15
20
25
44775
гистральных приемников 140-142 дл подключени к шинам Сброс (ШСБР), Разрешение захвата магистрали-вход (ШРЗМвх) иШЗАН,элементы НЕ 143.1,143.2, элемент И-НЕ 144 и И-НЕ 145.
Блок 4 имитации отказов системы прерываний предназначен дл кмита- ции неисправностей системы прерываний ЭВМ 8 и включает (см.фиг.6) регистр 146 выработки прерываний, регистр 147 отключени прерываний, регистр 148 синхронизации и схему сравнени 149. Информационные входы регистров 146, 147, 148 соединены с выходом блока 27 пам ти. Инофрмаци- онные выходы регистра 146 подключены к шинам прерываний (ШПРО-ШПР7) маги, страли ЭВМ. Информационные вькоды регистра 148 соединены с входом схемы 149, другой вход которой подключен к ИПРО-ШПР7.
Блок 28 пам ти необходим дл записи команд имитации неисправностей. По каждому адресу в блоке 28 записываютс код команды имитации неисправности , код времени задержки перед ее вьтолнением и два разр да кода управлени записью в счетчик 39. Код команды (4 разр да) поступает на входы шифратора 29, код времени (12 разр дов) - на информационный вход счетчика 39.
Блок 27 пам ти предназначен дл записи информации, котора используетс в процессе вьтолнени команды имитации неисправности. Команде имитации неисправности в зависимости от ее типа может соответствовать от 1 до 10 информационных слов следующие: типов.
1.Адрес синхронизации - 16- или 8-разр дное адресное слово, с по влением которого на магистрали 14 ЭВМ 8 св зываетс выполнени е команды имитации неисправности.
2.Адрес ВУ, ЗУ - 16- или 8-разр дное адресное слово, которое используетс дл обращени модул к ВУ или ЗУ, наход щемус на магист50 рали 14.
3.Инофрмационное слово - 16-разр дное слово данных или код команды дл записи в ОЗУ или ВУ ЭВМ 8.
4.Код искажени - 16-разр дное 55 слово данных, содержащее информацию
о том, какие разр ды подлежат искажению выданных, принимаемых с маги-; страли 14. Искажению (инверсии) бу 30
35
40
45
дут подвергнуты те разр ды слова данных, принимаемых с магистрали 14, дл которых в коде искажени записаны 1.
5.Код отключенных устройств - 16-разр дное слово, записываемое в регистр 40 и несущее информащш об отключаемых от информационных шин магистрали 14 модул х ЭВМ 8 (ОЗУ, ПЗУ, ВУ и т.д.).
6.Код вырабатываемых прерываний - 8-разр дное слово, записыва- емое в регистр 146 и содержащее информацию о том, по каким из ШПРО -
ШПР будут выработаны прерывани .
7.Код отключаемых прерываний - 8-разр дное слово, записываемое в
регистр 147 и несущее информацию об отключенных прерывани х в ЭВМ 8. Прерьтани отключаютс на процессоре , т.е. запрещаетс их прохождение на ЭВМ 8,
8.Код дл синхронизации с прерывани ми - 8-разр дное слово, запи- сьшаемое в регистр 148 и содержащее информацию о прерьшании, момент по лени которого на Ш11РО-ШПР7 необходимо вы вить.
9.Код управлени в блок 42 - 5- разр дное слово, записьшаемое в бло 104 и несущее информацию о режиме
работы блока 42.
Арифметико-логический блок 30 необходим Дл работы в двух режио
мах - сумматора по модулю / и режиме сравнени . Блок 30 может быть вьшолнен на элементах К155ИПЗ. Режи мами работы блока 30 управл ет вы--- ход имитатора 29, соединенный с входом блока 30, выход которого Результат сравнени подключен к вход Х имитатора 29.
Шифратор 29 может быть вьпюлнен в виде программируемой логической матрицы (ПЛМ) служит дл управлени п оцессом выполнени команд и итaци неисправностей. ПЛМ 29 имеет 28 входов и 36 выходов .
Функции ПШ 29 могут быть реализованы также с помощью элементов ИФункциональное назначение входо ПЛМ 29 следующее.
- входы, на которые посту- пдет код команды имитации неисправности с выхода блока 28.
Xj-X,, - входы, подключенные к выходам триггеров 45-53 соответствно и наличие 1 на них свидетель
ю
14447756
ствует об установке в 1 соответствующего триггера.
X - вход Результат сравнени , 1 - свидетельствует о равенстве операндов на входах блока 30,
X|j - вход Флаг готовности регистра 31, установка в 1 его озна чает запись в регистр 31, в О - считывание.
XYS разр д регистра 37 - режим работы одиночный (0), системный (1).
Х, - разр д регистра 37 - разрешение работы (1).
X
ГЙ
X
генератора
X
9
- ВХОДЫ дл подключени 38.
2д - ВХОД соединен с выходом дешифратора 23 и установка его в 1 означает разрешение работы МИН.
Хз, вход Результат сравнени прерываний, подключен к выходу бло- ка 41, 1 свидетельствует о равенстве сравниваемых кодов.Х - вход Адрес соединен с вы- ходом шифратора 42, 1 означает начало выдачи адреса на магистраль 14 или транслируетс сигнал ШПРА шины управлени магистрали 14,
вход Считывание регистра данных, по вле ше 1 на нем означает начало цикла считьюани .
Х, - вход Запись регистра данных , по вление 1 на нем означает начало цикла.записи.
25
- вход Захват - 1
5
0
5
0
детельствует о захвате управлени на магистрали 14.
Х - вход Задержка времени,
присутствие 1 означает задержку на чала вьшолненик команды имитации неисправности.
X 7 вход Признак следующей кома нды, наличие 1 означает, что в блоке 28 имеетс следующа (после считанной) команда.
X jg - вход Приемник источник - дает информацию о режиме работы ншф- ратора 42.
Функциональное назначение выходов ПШ 29 следующее.
YI, YJ, YS-, .. ,Y.7. выходы дл установки в 1 триггеров 45-53 соответственно .
Yi, Y4, Y установки в ответственно.
- выход управлени ем передачи ШФ 32; при Y ,д ШФ 32 - на прием информации о
5
.. О
,Y g выходы дл триггеров 45-53 сонаправлени- О - маги-
страпи 14 в модуль 7, при 13 1 на передачу информации в магистраль 14 из модул 7.
20, Yj.;, Y , Y , - управ- л ют записью cooTBefственно в регистры 40, 146, 147, 148 и блок 104. Запись в эти регистры осуществл етс по переднему фронту положительного сигнала.
YJ, , , , - выходы дл сброса регистров 40, 146, 147, 148 и блока 104 соответственно. Сброс осуществл етс при вьщаче 1.
YJO - выход дл управлени режи- мом работы блока 30; при Y О блок 30 - в режиме сравнени , при
Зо
1 - В режиме сумматора по модулю 2.
Y J, , Y 3 - выходы дл управлени режимами Запись и Чтение регистра 31.
В1и;ходы дл управлени чтением блоков 27 и 28.
YJJ-, Y 3 - выходы дл управлени приращением на +1 текущего значени счетчиков 34 и 35 соответственно
Устройство дл имитации неисправностей предназначено дл использовани в составе комплекса 1 при экспе- риментальном исследовании надежности избыточных УВС. Перед началом проведени эксперимента на оценке (определению ) или контролю (подтвержде- нию) достигнутых показателей надежности УВС2 ЭВМ4 проводит статистическое моделирование, результатом которого витс получение дл каждой из ЭВМ 8.1-8.К количества имитируемых неисправностей, их типа, промежутков времени между каждыми двум неисправност ми и обща последовательность имитации отказов и сбоев в УБС,2,
Возможен также одиночный режим ра ( боты устройства при котором отказы и сбои имитируютс в одной из ЭВМ ч 8.1-8.К. Блок 6 при работе в этом режиме неиспользуетс , а модулю 7 режим работы задаетс - с помощью двух разр дов регистра 37.
Блок 6 имеет два режима работы - подготовительный, в котором в пам ть 21 записываетс необходима информаци ; и основной (режим имитации неисправностей в системе).
Запись информации в пам ть 21 npo изводитс в два этапа: записываетс значение в счетчик 22 - производит
Q
5
0
5
о
0
5
7738
с обращение к нему от ЦП 15 ЭВМ 4 через дешифратор 18 и вырабатываетс сигнал записи в счетчик 22; ЦП 15 ЭВМ 4 обращаетс по адресу пам ти 21 - при этом вырабатываетс сигнал записи на выходе дешифратора 18 и в пам ть 21 записываетс значение по адресу, установленному в п.1 на счетчике 22.
Далее обе процедуры повтор ютс пока не будет записана пам ть 21 по всем необходимым номерам. По нулевому адресу в пам ти 21 записывают- с все о; Дл перевода блока 6 в основ- ной режим работы необходимо задать на . счетчике 22 первый адрес. После окончани обращени к блоку б со стороны ЦП15 ЭВМ 4 (сигналы записи дл счетчика 22 и пам ти 21 сброшены) пам ть 21 перейдет в ре;к11м считывани , а блок 6 - в основной режим работы . После считьшани содержимого пам ти 21 по первому адресу на выходе дешифратора 23 установитс сигнал разрешени работы дл модул 1 (введение отказа в ЭВМ 1) на вход схемы 20 сравнени будет подан номер последней разрешенной неисправности , одновременно первЕ 1Й вход коммутатора 19 будет подключен к первому входу схемы 20.
При по влении переднего фронта сигнала на выходе Результат сравнени схемы 20 произойдет прибавле- ние 1 к текущему содержимому счетчика 22, будет считано новое содержимое пам ти 21. Задержанный элементом 25 (на врем считывани пам ти 21) передний фронт с выхода схемы 20 запишет врем задержки с информационного выхода пам ти 21 на счетчик 24. Далее все повтор етс , пока не будут считаны все чейки пам ти 21. Если УВС 2 обнаружила и устранила все вводимые неисправности, то провер етс устойчивость УВС 2 к еле дующей последовательности. Если этого не произовшо, анализируютс причины . Значение счетчика 22 может быть считано ЦП 15 ЭВМ 4 в процессе испытаний через ШФ 17.
Модуль 7 имитации неисправностей используетс дл физического моделировани отказов и сбоев в ЭВМ 8.1 - 8.К. Имитаци неисправностей заключаетс в искажении иь-формации на различнь15с шинах магистрали 14 ЭВМ 8 , и посредством доступа к отдельным модул м ЭВМ через магистраль. Дл доступа к модул м ЭВМ 8 используетс режим внепроцессорной св зи (захвата магистрали). В этом режиме модуль 7 захватывает управление магистралью и может считать, исказить и снова записать программно-доступные регистры и чейки пам ти модулей ЭВМ. Искажение информации непосрействен- но на шинах магистрали используетс дл имитации отказов ПЗУ и системы прерываний ЭВМ. В модул х 7 используютс также различные комбинации режимов внепроцессорной св зи искажени информации на магистрали. С использованием этих двзос основных ме-: ханизмов имитадаи отказов и сбоев ЭВМ возможны следующие режимы имита ции неисправностей, реализованные в модул х 7.
1.Режим Ввод - искажение - вывод использует захват управлени магистраль ю, после чего по заданным адресам в ЭВМ 8 внос тс искажени : используетс дл имитагщи сбоев, привод щих к одновременному искажению информации в разных модул х ЭВМ (например, сбоев по питанию).
2.Режим Запись - вывод заключаетс в том, что модуль параллельно с другим модулем записывает информацию ,предназначенную этому модулю , искажает ее и, захватив управление на магистрали 14 ЭВМ 8, осуществл ет перезапись в модуль искаженной информации.
3.Режим вл етс модификацией (2) и отличаетс тем, что запись в модуль правильной информации блокируетс ; т.о. в модуль записываетс сразу же искаженна информаци .
4.Режим эмул ции работы модул заключаетс в том, что устройство (модуль) отключаетс от информацион14 , а его работу т.е. запись или считывание информации производитс не с устройства (отключенного), а из модул 7.
5.Режим вл етс модификацией (4), отличаетс тем, что предварительно из отключаемого от информационных шин магистрали 14 модул считываетс информаци , искажаетс в моду10
ных шин магистрали эмулирует модуль 7,
15
20
25
30
35
40
45
50
вырабатьшает на одной из ШПРО-ШПР7 (в зависимости от типа модул ) прерывание и затем имитирует работу устройства.
7. Режим потери прерывани от модул состоит в том, что модуль 7 отключает на ЦП 8 магистральный приемник от одной из ШПРО-ШПР7 (в зависимости от типа модул ). После того , как на отключенной от ЦП 9 шине будет вьфаботано прерьшание, модуль 7 захватывает управление на магистрали , сбрасывает прерывание в модуле (путем обращени к нему) и после этого сбрасьшаетс сигнал отключени магистрального приемника с ШПР на ЦП 8.
8,9. Режимы заключаютс соответственно в посто нной, выработке и по- сто нном отключении сигналов на ШПРО - ШПР7, и с ШПРО-ШПР7.
10. Режим состоит в том, что один или несколько модулей ЭВМ 8 отключаютс от информационных шин магистра-- ли 14.
Каждому режиму имитации неисправностей соответствует команда имитации , записьшаема в блок 28.
Модуль 7 имеет два режима работы: запись команд имитации в блок 28 и запись информации, необходимой дл выполнени каждой комавды в блок 27; выполнение команды имитации неисправностей .
В первом режиме модуль 7 работает аналогично с блоком 6 (записыва етс адрес на счетчик 34, затем данные в блок 27, аналогично адрес на счетчик 35 - данные в блок 28).
Во втором режиме работы модуль 7 вьтолн ет одну из 12 команд имитации неисправностей.
Вьшолнение каждой из 12 команд включает, в разных сочетани х, вы- полнение определенной последователь- .ности элементарных операций (микроопераций ) МОП. Дев ти МОП соответствуют триггеры 45-53 из блока 44, их сокращенные названи вл ютс названи ми микроопераций. Установка в 1 триггеров 49-53 соответствует началу выполнени данной МОП. 45-48 триггеры используютс кроме этого
ле 7 и далее по п.4 (используетс дл ,55 дл других целей (участвуют во вспо- имитации отказов ПЗУ).могательных функци х). Рд 3 микро6 . Режим имитации прерывани модул за.ключаетс в том, что модуль 7
операций в блоке 44 нет соответствующих триггеров. Ниже приводитс опи
5
0
5
0
5
0
5
0
вырабатьшает на одной из ШПРО-ШПР7 (в зависимости от типа модул ) прерывание и затем имитирует работу устройства.
7. Режим потери прерывани от модул состоит в том, что модуль 7 отключает на ЦП 8 магистральный приемник от одной из ШПРО-ШПР7 (в зависимости от типа модул ). После того , как на отключенной от ЦП 9 шине будет вьфаботано прерьшание, модуль 7 захватывает управление на магистрали , сбрасывает прерывание в модуле (путем обращени к нему) и после этого сбрасьшаетс сигнал отключени магистрального приемника с ШПР на ЦП 8.
8,9. Режимы заключаютс соответственно в посто нной, выработке и по- сто нном отключении сигналов на ШПРО - ШПР7, и с ШПРО-ШПР7.
10. Режим состоит в том, что один или несколько модулей ЭВМ 8 отключаютс от информационных шин магистра-- ли 14.
Каждому режиму имитации неисправностей соответствует команда имитации , записьшаема в блок 28.
Модуль 7 имеет два режима работы: запись команд имитации в блок 28 и запись информации, необходимой дл выполнени каждой комавды в блок 27; выполнение команды имитации неисправностей .
В первом режиме модуль 7 работает аналогично с блоком 6 (записыва етс адрес на счетчик 34, затем данные в блок 27, аналогично адрес на счетчик 35 - данные в блок 28).
Во втором режиме работы модуль 7 вьтолн ет одну из 12 команд имитации неисправностей.
Вьшолнение каждой из 12 команд включает, в разных сочетани х, вы- полнение определенной последователь- .ности элементарных операций (микроопераций ) МОП. Дев ти МОП соответствуют триггеры 45-53 из блока 44, их сокращенные названи вл ютс названи ми микроопераций. Установка в 1 триггеров 49-53 соответствует началу выполнени данной МОП. 45-48 триггеры используютс кроме этого
операций в блоке 44 нет соответствующих триггеров. Ниже приводитс опи
11
санне МОП и механизмов, с помощью которых они вьшолн ютс .
МОП 1 - опшючсние шнпнък формирователей (ОШФ) (триггер ОШФ 45). Выполн етс с помощью регистра 40 и магистрали 54. 16 выходов регистра 40, образующие магистраль 54, могут быть подключены к 16 модул м на магистрали 14 ЭВМ 8. Сигнал с вькода регистра 40 переводит шинные формирователи модул в третье состо ние (отключены). Т.о. модуль отключаетс от информационных шин магистрали 14 ЭВМ 8.
МОП 2 - эмул ци прерывани (ЭПР ( триггер 46). Вьпюлн етс с помощью регистра 146 и ШПРО-ШПР7 магистрали 14, к которым подключены выходы регистра 146. При установке регистра
146производитс выработка прерывани по одной из ШПРО-ШПР7.
МОП 3 - потер прерывани (ППР) (триггер 47). Выполн етс с помощью регистра 147 и магистрали 55. 8 вы- ходов регистра 147 через магистраль 55 подключены к первым входам элементов И на процессоре (магистральным приемником). Т.о. при установке на соответствующем выходе регистра
будет запрещено прохождение сигнала прерывани на процессор.
МОП 4 - запись (ЗАП) (триггер 48) Вьшолн етс с помощью ШФ 32, блока 30 и регистра 31, в которьш и производитс запись информации с магистра ли 14 ЭВМ 8.
МОП 5 - захват (ЗАХ) (триггер 49) Выполн етс с помощью блока 43, ко- торьй осуществл ет захват управлени на магистрали 14.
МОП 6 - ввод (ВВ) (т риггер 50) . Осуществл етс с помощью шифратора 42,которьш выполн ет цикл ввода информации в модуль 7.
МОП 7 - вывод (ВЫВ) (триггер 51) отличаетс от МОП 6 только типом операции - вывод информации из модул 7 (и запись в другой модуль).
МОП 8 - эмул ци -адресации (ЭА) (триггер 52) вьшолн етс эмул ци работы внешнего (запоминающего) устройства при адресации к нему со стороны ЦП 9. Осуществл етс с помощью шифратора 42.
МОП 9 - эмул ци данных (ЭД) (триггер 53) выполн етс с помощью шифратора 42. Эмул ци данных заключаетс в имитации работы внешнего
5
47
д
5
5
0
5
7512
(запоминающего) устройства при выдаче/приеме данных на магистраль 14 ЭВМ 8.
МОП 10 - синхронизаци (СИН) выполн етс с помощью блока 30 (в режиме сравнени ) ШФ 32 и заключаетс в выделении на магистрали 14 ЭВМ 8 нужного адреса.
МОП 11 - считывание блока 27 (С) и запись (3) одного из регистров: 40, 146, 147, 148, 104. Как правило, эти операции выполн ютс вместе, од- на за другой.
МОП 12 - искажение (ИСК) выполн етс с помощью блока 30 (в режиме сумматора по модулю 2) и заключаетс в суммировании по модулю 2 данного с магистрали 14 и кода искажени с вькода блока 27.
Блок 41 имитац1П1 отказов системы прерываний, шифратор 42 управлени магистралью и блок 43 захвата магистрали разработаны дл интерфейса ИУС. Дл других типов интерфейсов возмолсно применение этих ;ке блоков. При этом изменитс логика в ПЛ1-1 103, число входов и выходов ШТМ 103, и соответственно количество магистральных приемников в блоке 106 и магистральных передатчиков в блоке 107.
Блок 43 захвата магистрали (фиг.5) выполн ет МОП 5. Работа блока начинаетс после установки в 1 триггера 49, сигнал с выхода которого поступает на вход 143.
Установка в 1 триггера 133, следующа после установки в 1 триггера 49 вл етс причиной вьфаботки сигнала ШЗМ (активный уровень - 0), в ответ на который ЦП 9 вьщает ШРЗМ gj (активный уровень - 1),следствием чего вл етс сброс триггера 133 и установка в 1 триггера 134 - вьщача сигнала ШПВЗ (активный уровень - 0). После окончани операции ЦП 9 сбрасывает ЫЗАН (активный уровень - 0), следствием чего будет вьдача сигнала на эту шину с элемента 183. Т.о. завершаетс п та МОП.
Шифратор 42 управлени магистралью служит дл управлени магистралью при выполнении операций Ввод, Вывод (после захвата управлени магистралью блоком 43) и дл эмул ции работы ВУ (ЗУ) в адресной или информационной част х цикла магистрали 14 ЭВМ 8.1-8.К (без захвата управлени магистралью). В соответ13
1 ре
ствии с этим шифратор 42 имеет 4 жима работы: ввод (чтение информации из ЗУ (ВУ); вывод (запись информации в ВУ (ЗУ); эмул ци адреса (эмул ци работы ВУ (ЗУ) в адресной части цию1а управлени магистралью); эмул ци данных (эмул ци работы В (ЗУ) в.информационной части цикла управлени магистралью),
Каждому из режимов работы шифратора 42 соответствует триггер в блоке 44-50, 51,52,53. Дополнительна информаци о работе шифратора 42 в каждом из режимов записываетс в бло ке 104.
Триггер 108 указывает-при выполнении операций Ввод и Вывод, к какому типу устройства производитс обращение - внешнему (1) или запо- минающему (0). Триггеры 109-112 используютс в режимах эмул ции адреса и данных. Триггер 109 указывает , производитс ли синхронизаци в адресной части цикла, и если она про изводитс (т.е. триггер 109 установлен в 1.), то тогда ПЛМ 103 анализируютс значени триггеров 110 - 112 при налчии О (активный уровень сигнала ШПРА.
В исходном состо нии, т.е. триггер 50-53 установлены в О (на 1 - 6 и 8-12 входы ПЛМ 103 поступают 0), шифратор 42 вьщает сигнал АДР (с 1 выхода ПЛМ 103). Сигнал АДР транслирует без изменени магистральный сиг нал ШПРА с 125 элемента. Если уста-i новлен в 1 триггер 109, то сигнал АДР будет вьщаватьс только в том случае, если в момент действи ШПРА (активный уровень) значени сигналов ШПВУ и ШППР с выходов 124 и 123 элементов совпадут со значени ми на триггерах 110 и 112. Логика сравнени реализована в ПЛМ 103.
В режимах Ввод и Вывод (триг- ер НС устанавливаетс в О) на триггерах 110-112 устанавливаютс сигналы, вьщаваемые через 126, 128, 127 элементы соответственно, в адресной части циклов магистрали.
и
0
14
26 входов
обозначенных как
ПЛМ 103 имеет
19 вькодов, Y,-Y,9.
Резким работы пшфратора 42 задает- с - с триггеров 50-53. Последовательность и логические услови выработки выходных сигналов ПЛМ 103 в режиме Вывод описываютс следующими соотношени ми:
соответствуют временным диаграммам работы интерфейса ИУС (43) с точки зрени временных соотношений, логических условий и последовательности выдачи сигналов на управл ющие шины интерфейса.
Последовательность и логические услови вьфаботки выходных сигналов ПЛИ 103 в режиме Ввод описьшаютс следуюш ми соотношени ми:
Триггеры 113-117 используютс в циклах Ввод, и Вывод. Триггер 118 устанавливаетс сигналом Результат сравнени (PC) с выхода блока 30. Триггер 119 устанавливаетс в 1 по сигналам РС. и в О, если РС.
15
В режиме эмул ции данных nocxie- повательность выработки сигналов, будет следующей:
1 Yg Х4 X , -Х
Y ю
Y I
11
- Y -Y . Y - Л Л , Aj
.x,- x
В режиме эмул ции адреса будут вьщаватьс следующие сигналы:
5 х.х;.х,-(х,, ®
Ф ).(Х,2 ® и
to ® ФХ,) (Х, ©Х,)
Н ® Ф Х) -( ©Xf)
Если бьши установлены два триггера 52 и 53 (режимы ЭА и ЭД), то после режима ЭА, т.е. установки триггера 118 в 1 следует режим ЭД, причем если триггер 119 уста новлен в 1, то режим ЭД не отличетс от описанного вьппе, если 119 В О, то последовательность сигналов будет следующей:
Y 11
Y:
Y
lf
П
v v Y Y
- X -A j-Aj-A -A., X -Xj-X -X X -X /j-Xj. X Xg X Хз Х
Y
V
Логика функционировани шифратора 42 и блока 43 описаны дл интерфейса ИУС, однако возможно изменени логики функционировани данных блоков дл других интерфейсов.
Перед началом работы модул 7 (после включени питани в ЭВМ 4) производитс сброс устройства в исходное состо ние. Сигнал Сброс производит запись нулей в триггеры 45-53 из блока 44, в 108-112 из блока 104, в 113 - 119 из блока 105, 133 - 135 из блока 43 и осуществл ет сброс регистров 31, 37 и счетчика 39,
44477516
В исходном состо нии (перед началом выполнени команды имитации неисправностей ) на входы ГШМ 29 Х - г будут поступать следующие сигналы (в дальнейшем прин ты обозначени X г 1, , 0);
X , - Х4 выходы блока 28 в состо нии Отключено, команды с та- j 10 ким кодом нет;
Х5 - X j - триггеры 45-43 сброшены;
X , - операнды на входах блока 30 не равны;
X fJ- - регистр 31 сброшен; , Xt7 регистр 37 сброшен;
X fg, X f5 тактовые частоты.
X -г, - X i« - установлены в О после сигнала Сброс.
На входы X и- X . поступают 2 тактовые частоты.
После того, как произведена запись блоков 27 и 28, на счетчики 34 и 35 записываетс первьш адрес (Адрес 1) и в регистр 37 записьша- етс режим работы модул 7.
Началом выполнени первой коман5
0
ды служит по вление сигналов X
Г6
X X 0 (режим работы - систем- 0 ный) или X 7 Xf4 X2(, 1 (режим работы одиночный)
После выполнени первой команды в ПЛМ 29 анализируетс значение Х27« Если установлен признак следующей команды (Xj)- то производитс наращивание значени счетчика 35 на +1.
Кажда из 12 описьшаемых ниже команд имитации включает выполнегше в определенной последовательности ,нескольких МОП. Набор команд имитации при необходимости может быть легко расширен. Дл этого потребуетс изменить только логику функционировани ПЛМ 29.
1. Команда (код команды - 0001). в соответствии с режимом имитации неисправности, описанном в п,1, включает дев ть МОП, выполн емых в такой последовательности
5
50 ЗАХ-Hi-BB-H-C -С - ЙСК- -ЗАП-ВЬШСЗ
Дл выполнени команды 1 в блок .55 27 записаны 4 информационных слова, которые последовательно будут считаны из блока 27 при выполнении команды: код управлени шифратора 42;
адрес ВУ (ЗУ) дл ввода; код искажени ; адрес ВУ( ЗУ) дл вывода причем RTODoe и четвертое совпадают.
В регистре 37 записан системный режим работы устройства. При поступлении на вход имитатора 29, наход щегос в исходном состо нии,
сигнал X
20
(X
20
X
I&
1) будет выда
сигнал Y и из блока 28 считан код 1 команды, который поступив на входы Х,-Х. После поступлени кода 0001 на входы имитатора 29 при наличии 1 на входе X ,g (в дальнейшем по Xf) будут выработаны сигналы иУэ, т.е. считан блок 27 пам ти и установлен в 1 триггер 49. По X fg произойдет запись кода управлени в ш1фратор 42 с выхода блока 27 в блок 104 будет вьщан сигнал . Запись в блок 104 происходит по пе
реднему фронту Y
г«
Установка в 1
триггера 49 будет причиной начала
работы блока 43, который после захва- 25 ® имеющий выходы на три состо ни )
та управлени магистралью 14 выдает сигнал Х25- При получении X 25 по X |, ПЛМ 29 выдаст сигналы: Y (установка в 1 триггера 50), Y , (приращение +1 на счетчике 34 - п переднему фронту Ygg) и Y,5 (ШФ 32 на передачу адреса в магистраль 14 с выхода блока 27). После установки 3 1 триггера 50 на X ,(, вход имитатора 29 поступит 1 и по Х сигнал будет сброшен в О. Одновременно шифратор 42 начнет выполн ть операцию- Ввод. В ходе ее выполнени он вьщает вначале сигнал Xj, затем Х24- При получении X t имитатора 29 по X будут выданы синалы: Y,5 (ШФ 32 - на прием информации с 14), Yjj- (приращение на +1 текущего содержимого счетчика 34) и УЗО (блок 30 - в режим сумматора по модулю 2). Т.о. на первьй вход блок 30 поступит код искажени с выхода блока 27, на второй - данные с маги страли 14, затем по Х, имитатора
29 будет выдан сигнал Yj, - произой
дет запись искаженного кода данных
с выхода блока 30 в регистр 31, который в результате этой операции установит сигнал Х|5 При поступлении Х,5 по X,g будет установлен триггер 48 (сигнал Y,) и сброшен триггер 50 (сигнал YI ) . На входы имитатора 29 поступ т сигналы Xg и X , после чего по ,Х ,, будет сброшен Y э (выда
УЗ) и выдан YIJ (установлен триггер ВЫВ 51). При поступлении X,, на вход имитатора 29 по X ,д будет выдан Y35 (приращение адреса на счетчик 34), одновременно шифратор 42 начнет операцию Вывод.На выходе блока 27 т.о. будет установлен адрес ВУ (ЗУ), в которое производитс запись искаженной информации с регистра 31. В процессе выполнени опера1дии Вывод шифратор 42 выдает сначала сигнал Хг-г при поступлении которого имитатор 29 выдает сигналы
5 Y ,3 (ШФ 32 - на передачу в магистраль 14 адреса с выхода блока 27), и Y, (установка триггера 45, в данном случае используемого дл сброса ПЛМ 29 в исходное состо ние), затем
0 и итaтop 29 сбросит УЭЭ (вьдаст УЗЗ ) и установит Y 33 (сигнал считывани регистра 31). Т.о. выходы блока 27 будут переведены в третье состо ние (отключены), а регистр 31 (так0
о /
5
будет считан через ШФ 32 в магистраль 14. Паличие сигналов х X 21 Т9 будет причиной установки имитатор 29 в исходное состо ние (если Xj7 признак следующей команды не установлен) или при совпадении этих сигналов будет вьщан сигнал Yj (приращение на счетчик 35 текущего значени адреса блока 28 на +1 - по переднему фронту Yj) и Y35 также блок 28 - в исходное состо ние (если есть Х27)« Т.о. во втором случае на выходах блока 28 по витс код следующей команды, к вьшолнению которой перейдет модуль 7.
2. Команда (код команды 0010) в соответствии с режимом имитации неисправностей , описанном в п.2, включает 9 микроопераций, выполн емых в такой последовательности:
вьт
-иск- ЗАЛ --ЗАХСИН- С /
С
СЗ
Дл вьшолнени команды в блоке 27 записаны коды четырех информационных слов, которые будут считаны из блока 27 при выполнении команды в такой последовательности: адрес синхронизации (С); код искажени (С); код управлени дл шифратора 42 (СЗ); адрес вывода (С), причем адрес синхрониза дни и адрес вывода совпадают.
СЗ
Дл вьшолнени команды в блоке 27 записаны коды 6 информационных слов, которые будут считаны из блока пам ти в такой последовательности: код управлени дл шифратора 42; адрес дл ввода (адрес ПЗУ); код искажени ; код управлени дл шифратора
СИН ОШФ
X / С С
42; адрес синхронизации; код отключаемых устройств, причем второе 55 и п тое полностью совпадают.
От поступлени кода 0011 на входы Х 4 имитатора 29, наход щегос в исходном состо нии, и до установки триггера 48 в 1 выполнение дан-
,10
ной команды аналогично выполнению 1 команды. После того, как сигнал с выхода 48 поступит на Х имитатор
29 выдаст по : 35- сигнал приращени счетчика 34, после чего на выходе блока 27 по витс код управлени дл шифратора 42, и по X ,д : Y - произойдет запись кода управлени на блок 104; Y - ШФ. 32 - на
прием информации с магистрали 14; Yj - установка в 1 триггера 46,
При поступлении Х сигнал Y35- сбрасываетс ,(Y35) и имитатор 29 выставл ет сигнал Y, устанавливающий g в 1 триггер 45 по Х, . По X , будут вьщаны; . - приращение счетчи- ка 34 (на выходе блока 27 по витс адрес синхронизации); Yзо - блок 30- в режим сравнени .
2Q 25
Таким образом модуль 7 ожидает по влени адреса на магистрали 14 (обращени к ПЗУ). При совпадении адресов на входах блока 30 будет выдан сигнал Х| , по вление которого на имитаторе 29 вызовет по Х : - сброс сигнала 35, Y ,,7- .установку триггера 53; по X ,9 (и при по влении
4. Команда (код команды - 0100) выполн етс в соответствии с режимом имитации неисправности, описанном 2Q в п.4. Модули, подключенные к магистрали 14 ЭВМ 8, можно разделить на 3 типа: источники информации, приемники информации, источники или приемники (в разное врем ) - в за-- 25 висимости от типа адресуемой функции. Каждому типу модулей соответствует сво команда имитации неисправности.
Код 0100 служит дл эмул ции работы устройства в режиме Приемник и
X 1з) будет вьщан Y 35 считан из бло- Q включает 14 микроопераций, вьшолн ю- ка 27 код отключаемых устройств (на- в такой последовательности:
ЭА-УЭД СX X Ч сз с с
Дл выполнени команды в блок 27 записаны коды 6 слов, которые будут считаны с такой последовательности: код з равлени дл шифратора 42; код отключаемых устройств; адрес, синхронизации; код искажени ; код управлени дл шифратора 42; адрес устройства (ВУ или ЗУ), причем тре- тий и шестой адреса будут совпадать, о После поступлени кода 0100 на входы имитатора 29, наход щегос в исходном состо нии, будут вьщаны следующие сигналы по : Y ,,. - установка триггера 52; Y
)5
33
считывание блока 27 (кода управлени дл шифратора 42); по Х.: - запись кода на блок 104,
После поступлени сигнала Х., по Xjg будут выданы сигналы: Y зу - приращение на счетчик 34; Y, - установка триггера 53; по Х : Yj - запись регистра 40 кодом с выхода блока 27.
0
g
пример ПЗУ), затем по X g - Y о - этот код будет записан на регистр 40. Установка триггера 53 в 1 инициирует работу шифратора 42, который в процессе работы вьвдаст сигнал по которому имитатор 29 выдаст: Y «ШФ 32 - на передачу; Y д, - выходы L блока 27 - в третье состо ние;Y32 сигнал считывани регистра 31; Y, установка триггера 46 в 1.
После окончани происходит сброс имитатора 29 в исходное то ние (или выполнение следующей команды - см. описание работы предыдущих команд).
4. Команда (код команды - 0100) выполн етс в соответствии с режимом имитации неисправности, описанном Q в п.4. Модули, подключенные к магистрали 14 ЭВМ 8, можно разделить на 3 типа: источники информации, приемники информации, источники или приемники (в разное врем ) - в за-- 5 висимости от типа адресуемой функции. Каждому типу модулей соответствует сво команда имитации неисправности.
Код 0100 служит дл эмул ции работы устройства в режиме Приемник и
ЗАП- ЗАХ X
СЗ
выв
При установке триггера 53 на вход имитатора 29 поступит X у,, после чего будут выставлены сигналы по X : - установка триггера 45;. Yj - сброс сигнала 35,
По X 13 после поступлени X j. будут вьщаны: Y 35 - сигнал приращени счетчика 34; Yao перевод блока 30 в режим сравнени ; Y (j сигнал подключени ШФ 32 на прием информации с магистрали 14,
Далее команда выполн етс аналогично команде 2 (см. описание работы команды 2 после поступлени X Т4)
Работа команд дл двух других ти пов устройств (источник и источник/ /приемник) строитс аналогично.
5, Команда дл источгшка включает 9 микроопераций:
-син
l;./
23
В блоке 27 дл выполнени этой команды будет записано 4 кода - 3 аналогичны с трем первыми из команды 4, четвертый - слово данных дл вьдачи в канал. Код команды - 1100.
Дл источника/приемника (код команды - 1101) отличие от команд 4 и 5 будет заключатьс только в том, что здесь будет анализировать- с значение триггера 119 (Х) и в зависимости от его значени команда 6 будет содержать 14 микроопераций (полностью аналогичных с командой 4) или 9 - с командой 1100.
Дл выполнени команды 6 в блоке 27 записьшаетс 7 слов (6 - как дл 4 и седьмое слово данных - дл вьщачи в магистраль 14),
7. Команда (код команды - 0101) выполн етс в соответствии с режимо имитации неисправности, описанном в п.7. Команда включает 6 микроопераций , вьшолн емых в такой последовательности:
ОПР -V ЗАХ С
сз сз
Дл вьшолнени команды 7 в блоке 27 записываютс 4 информационных слова, которые будут считаны из блока 27 при выполнении команды в такой последовательности: код дл записи в регистр 148; код дл записи в регистр 147; код управлени дл шифратора 42; адрес ВУ (ЗУ), дл которого имитируетс потер прерывани .
При получении кода 0101 на входы имитатора 29, наход щегос в исходном состо нии, будут выданы по X j: Yj,j - сигнал считывани блока 27; YS - установка триггера 47; по Y24, Y 26 сигналы записи регистров 147, 148.
Так как регистры 147 и 148 - 8- разр дные регистры, а блок 27 - 16- разр дные, то запись в регистры 147 и 148 происходит в один такт. После поступлени на вход имитатора 29 сигнал , означающего, что на магистрали 14 произошла выработка прерывани по. отключенному уровню (одной из ШПРО-ШГ1Р7), по X ,g будут выданы: Yg - установка триггера 49; YJ5 приращение адреса на счетчик 34.
7524
Дгглее команда работает аналогично команде 3 (от микрооперации ЗАХ до С), т.е. производитс цикл Ввод, который сбрасывает триггер требовани прерывани в устройстве его выставившем. Результатом опера- Щ1И будет сброс Xjt. после чего имитатор 29 возвратитс в исходное со- сто ние.
8. Команда (код коман,цы - 0110) выполн етс в соответствии с режимом митации неисправности, описанном в п.6. Команда включает 6 микроопеаций , выполн емых в такой последовательности:
СЗ - Э А - СМ - С
/г
/
сз
Дл вьшолнени команды в блоке 27 должны быть записаны 3 информационных слова: код дл записи на регистр 146; код управлени дл шифратора 42; адрес синхронизации.
После поступлени на входы X -Х 4 имитатора 29 кода 0110 (имитатор 29 - в исходном состо нии) по X ,g будут вьщаны следз юище сигналы: Y33 - считывание блока 27; Yj - установка триггера 46. По X будет вьщан сигнал Y г - запись регистра 146.
После поступлени Х с выхода триггера 46 по X g имитатор 29 выдаст: Y 35- наращивание счетчика 34; Y, - ШФ 32 - на прием информации с магистрали 14. По X ,: Y jij запись в блок 104; Y ,5 - установка триггера 52.
После установки Х выходах имитатора 29 произойдут следующие изменени : Y35 - сброшен сигнал 35; YJ - установлен триггер 45,
При поступлении X имитатор 29 вьщаст: Y35 приращение счетчика 34 Y 30 - блок 30 в режим сравнени .
При равенстве адресов с выхода блока 27 и ШФ 32 (адрес с магистрали 14),так как произойдет обращение к устройству, выставившему прерывание со стороны ЦП 9 (1-п), шифратор 42 выдаст сигнал ШШПА и X j., при поступлении которого на вход имитатора 29 будет вьщан по X ,g : сброс регистра 146, по X,, имитатор 29 возвратитс в исходное состо ние.
Т.о. будет проимитировано несанкционированное (ложное) прерывание , устройства, в результате чего ЦП 9 (1-п) перейдет к подпрограмме его обработки.
9. Команда (код команды 0111) работает в соответствии с режимом имитации неисгфавности, описанном в П..4 Команда 9 может испльзоватьс , например , дл организации зацикливаний и остановов. Дл этого вместо какой-то заранее выбранной команды модуль 7 подставл ет, например, команду безусловного перехода или останова . . Комавда 9 включает 6 микроопераций , выполн емых в такой последовательности :
ОШФ С
сз с
-эд
Дл выполнени команды в блоке 27 записываетс 3 слова, считываемых из блока 27 в такой последовательности: код от1шючаемых устройств; адрес синхронизации; данное (код команды)..
После поступлени кода 0111 на входы имитатора 29 будут вьща- ны следующие сигналы по X g : Y 33 - считывание блока 27 (на выходе) блока 27 - код отключаемого устройства); по X (д : YJO - сигнал записи в регистр 40; Y, - установка триггера 45. С выхода триггера 45 на вход имитатора 29 поступит Х5 после чего имитатор 29 вьщаст по ращивание счетчика 34; Y ,9 - ШФ 32 на прием; Yjo блок 30 в режим сравнени ; Y,7 - установка триггера 53.
При установке в 1 триггера 53 начнет работать шифратор 42, т.е. после прихода на него сигнала PC 1 с блока 30 будет вьщан сигнал Х,з , после чего имитатор 29 выдает
12. Команда (код команды 1010) вютючает микрооперацию записи реги 25 стра 147.
После получени кода 1010 на вх ды Xf-X4 имитатора 29 на выходе 33. будет вьщан сигнал считывани блока 27 по X /j. При поступлении фазы Х,д содержимое с выхода блока 27 будет записано сигналом Хг н регистр 147. Затем имитатор 29 воз вратитс в исходное состо ние.
Набор комавд модул 7 легко мож быть расширен за счет вьшолнени других режимов работы и соответствующих им команд.
30
35
40
45
по X
1Г
3s-
по Х«: Yi5 - ШФ 32 на передачу в магистраль 14; Y зу - наращивание счетчика 34; Yj - сброс триггера 45.
После окончани действи сигнала 1 (Х.,) имитатор 29 возвращаетс в исходное состо ние.
Команды 10-12 включают только од-50
Claims (3)
- Формула изобретени1. Устройство дл имитации неисправностей , содержащее модуль им тации неисправностей, включающий д блока пам ти, регистр управл ющего слова, первый счетчик, адрес, регистр данных,угенератор тактовых импульсовJ причем выход первого сч чика адреса соединен с адресным вх дом первого блока пам ти, группа и формационных входов первого счетчи ка адреса подключена к входной адр ной шине модул имитации неисправн стей, отличающеес тем что, с целью расширени области пр менени , в устройство введены К-1ну операцию - соответственно запись .55 модулей имитации неисправностей врегистров 40, 146 и 147. Дл вьшол- ;нени этих команд в блок 27 записываетс - 1 слово.510.Команда (код команды 1000) включает одну микрооперацию - запись регистра 40.При поступлении кода 1000 на входы ,. имитатора 29 на выходе Y по витс сигнал считыватш (по Х,), по будет выдан сигнал Yго - записи регистра 40. После этого имитатор 29 - в исходное состо ние.11.Команда (код команды 1001) включает шкpooпepaцию - запись регистра 146.При поступлении кода 1001 на входы имитатора 29 на выходеээ(по X j) по витс сигнал Y330считывани блока 27, по Х,у содержимое с выхода блока 27 будет записано в регистр 146 сигналом Y. После вьдачи сигнала на имитатор 29 - в исходное состо ние,12. Команда (код команды 1010) вютючает микрооперацию записи реги - 5 стра 147.После получени кода 1010 на входы Xf-X4 имитатора 29 на выходе 33. будет вьщан сигнал считывани блока 27 по X /j. При поступлении фазы Х,д содержимое с выхода блока 27 будет записано сигналом Хг на регистр 147. Затем имитатор 29 возвратитс в исходное состо ние.Набор комавд модул 7 легко может быть расширен за счет вьшолнени других режимов работы и соответствующих им команд.05404550Формула изобретени1. Устройство дл имитации неисправностей , содержащее модуль имитации неисправностей, включающий два блока пам ти, регистр управл ющего слова, первый счетчик, адрес, регистр данных,угенератор тактовых импульсовJ причем выход первого счетчика адреса соединен с адресным входом первого блока пам ти, группа информационных входов первого счетчика адреса подключена к входной адресной шине модул имитации неисправностей , отличающеес тем, что, с целью расширени области при-( менени , в устройство введены К-1блок управлени последовательностью введени неисправностей, причем выходы номера неисправности К модулейимитации неисправностей соединены с группой входов номера неисправности блока управлени последовательностью введени неисправностей, группа разрешающих выходов которого подключена к входам разреше ш модулей имитации неисправностей, входные инфор ; мационные адресные пины и шины сброca К модулей имитации неисправностей, Q ответственно с входами записи первходна адресна шина и двунаправлен- на информационна шина блока управлени последовательностью введени неисправностей вл ютс входами и выходами устройства дл подключени к соответствующим шинам управл ющей ЭВМ, группы информационных и управл ющих входов-выходов к модулей имитации неисправностей вл ютс входами-выходами устройства дл подлкюче- ни к соответствующим шинам контролируемых ЭВМ, причем в каждый модуль имитации неисправностей введены два блока шинных формирователей, арифметико-логический блок, второй счетчик адреса, дешифратор адресэ5 счетчик времени, шифратор зшравл ю- шзих сигналов, элемент задержки,груп- па триггеров,регистр управлеьш , блок имитации отказов системы прерывани , шифратор управлени магистралью , блок захвата магистрали, причем , группа выходов первого блока пам ти соединена с группами информационных входов первого блока щин- ных формирователей, регистра управлени , блока имитации отказов системы прерывани , шифратора управле- .ни магистралью и первой группой информационных входов арифметико-логического блока, группа информационных выходов которого соединена с группой информационных входов регистра данных, грзшпа информационных выходов которого соединена с группой . информационных входов первого блока шинных формирователей, группа выходов которого соединена с второй группой информационных входов арифметико-логического блока, а группа вхо20.вого, второго блоков пам ти; син- хровходом второго счетчика адреса, входом записи регистра управл ющего слова и синхровходом первого счетчи- g ка адреса, группы информационных входов второго счетчика адреса и дешифратора адреса соединены с входной адресной шиной модул , группа входов второго блока шинных формирователей вл етс входной информационной шиной блока, выходы шифратора управл ющих сигналов соединенысоответственно с установочными и сбросовыми входами триггеров группы, 25 управл ющим входом первого блока ных формирователей, синхровходами и входами сброса регистра управлени.блока имитации отказов системы прерывани , шифратора управлени магистралью , входом режима арифметико- логического блока, входами записи и чтени регистра данных, входами чтени первого и второго блоков пам ти, счетными входами первого и второго счетчиков адреса и через элемент задержки - синхровходом счетчика времени , выходы триггеров группы, вькод результата арифметико-логического блока, выход готовности регистра данных, выходы регистра управл юще30354045го слова, первый и второй выходы генератора тактовых импульсов, выход разрешени блока имитации отказов системы прерывани , группа управл ющих выходов шифратора управлени магистралью , выход захвата блока захвата магистрали, выход счетчика времени , выход разр да второго блока пам ти соединены с соответствующимивходами шифратора управл ю1цих сигна- дов-выходов вл етс группой информа- 50 лов, выход результата арифметико-ло- ционных входов-выходов модул , груп-гического блока, выход готовностипа выходов второго блока пам ти со-регистра данных, выходы соответствуюединена с первой группой входов шиф- щих триггеров группы и выход генера- ратора управл юштнх сигналов и стора тактовых импульсов соединены сгруппой информационных входов счетчи- 55 группой режимных входов шифратора ка времени, группа выходов второго. управлени магистралью, вход захватаблока шинных формирователей соеди-блока захвата магистрали соединен снена с группами информационных вхо«.-выходом соответствующего триггерадов первого и второго бл оков пам ти и регистра управл ющего слова, группа адресных входов второго блока пам ти соединена с группой выходов вто-- рого счетчика адреса, котора вл етс также выходом номера неисправности блока, с первого по п тьп выходы дешифратора адреса соединены co0.вого, второго блоков пам ти; син- хровходом второго счетчика адреса, входом записи регистра управл ющего слова и синхровходом первого счетчи- g ка адреса, группы информационных входов второго счетчика адреса и дешифратора адреса соединены с входной адресной шиной модул , группа входов второго блока шинных формирователей вл етс входной информационной шиной блока, выходы шифратора управл ющих сигналов соединенысоответственно с установочными и сбросовыми входами триггеров группы, 5 управл ющим входом первого блока ных формирователей, синхровходами и входами сброса регистра управлени.блока имитации отказов системы прерывани , шифратора управлени магистралью , входом режима арифметико- логического блока, входами записи и чтени регистра данных, входами чтени первого и второго блоков пам ти, счетными входами первого и второго счетчиков адреса и через элемент задержки - синхровходом счетчика времени , выходы триггеров группы, вькод результата арифметико-логического блока, выход готовности регистра данных, выходы регистра управл юще0505го слова, первый и второй выходы генератора тактовых импульсов, выход разрешени блока имитации отказов системы прерывани , группа управл ющих выходов шифратора управлени магистралью , выход захвата блока захвата магистрали, выход счетчика времени , выход разр да второго блока пам ти соединены с соответствующимигруппы, а вход сброса вл етс входом сброса модул , управл ющий выход блока захвата магистрали соеди- нен с синхровходами триггеров группы и входом сброса регистра данных, группа выходов регистра управлени , группы входов и выходов прерываний блока имитации отказов системы прерывани , группы входов-выходов шифратора управлени магистралью и блока захвата магистрали образуют группу управл юпчих входов-выходов модул . .2. Устройство по п.1, о т л и ч а ю щ е е с тем, что блок управлени последовательностью вредени неисправностей содержит коммутатор, схему сравнени , узел шинных формирователей , счетчик адреса, пам ть, дешифратор, счетчик времени, дешифратор адреса, и элемент задержки, причем группа информационных входов коммутатора вл етс группой входов номера неисправности блока, а группа управл юа5их входов и группа информационных входов дешифратора подключены к первой группе информационных выходов пам ти, втора и треть группы информационных выходов которой подключены соответственно к первой группе входов схемы сравнени и группе информационных входов счетчика времени, выход которого соединен с разрешающим входом дешифратора , группа выходов которого вл етс группой разрешающих выходов блока группа выходов коммутатора соединена с второй группой входов схемы срав- нени , выход которой соединен со счетным входом счетчика адреса и через элемент задержки - с входом записи счетчика времени, группа выходов узла шинных формирователей соединена с группой информациоиньк входов пам ти, группа адресных входов которой и группа входов узла шинных формирователей соединены с группой выходов счетчика адреса, вход записи ко-торого и входы записи и чтени пам ти соединены с соответствующими вы- ходами дешифратора адреса, группа входов которого и группа информационных входов счетчика адреса обра- /
- йуют входную адресную шину блока, группа входов-выходов узла шинных формирователей вл етс двунаправленной информационной шиной блока.3. Устройство по п.1, о т л и - чающеес тем, что блок ими- тгации отказов системы прерьшаний со держит регистр выработюи прерываний, регистр отключени прерываний, регистр синхронизации и-схему сравнени , причем группы информационных входов регистров выработки отключени прерьшаний и регистра синхрони-- заций образуют группу информационных входов блока, а их синхровходы и входы сброса образуют соответственно группу синхровходов и входов сброса блока, группа выходов регистра синхронизации соединена с первой группой входов схемы сравне- ни , втора группа входов которой и группы выходов регистров вьфаботки и отключени прерываний образуют группы входов и выходов прерьшаний блока, выход схемы сравнени вл ет- етс выходом разрешени блока.
- Iтзf(HH /Фае.1СиJот мин 7(1) Y Сиот nil Н 7(2} Т СДот f1HH7(3)СД omf1HH7(n)ШФ 17ОЗУ 21Cfl 12VD/I 16Фиг. 2коп19ЛVее 20-V)т23рррруЧ(7Ш7(1)UZ. рр(2)ррк мин 7(31РР кМИН7{п)СВ 2:Ф5/Фиг.зввФигЛwшарC5тнШРЗНWмФаг.5ТшзпmtГшпвзна 14ъШЗ/lffт на 14ШРЗПбыHoWт скееа
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874208844A SU1444775A1 (ru) | 1987-03-10 | 1987-03-10 | Устройство дл имитации неисправностей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874208844A SU1444775A1 (ru) | 1987-03-10 | 1987-03-10 | Устройство дл имитации неисправностей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1444775A1 true SU1444775A1 (ru) | 1988-12-15 |
Family
ID=21290352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874208844A SU1444775A1 (ru) | 1987-03-10 | 1987-03-10 | Устройство дл имитации неисправностей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1444775A1 (ru) |
-
1987
- 1987-03-10 SU SU874208844A patent/SU1444775A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1265779, кл. G 06 F 11/26, 1985. Авторское свидетельство СССР № 1264185, кл. G 06 F 11/00, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1078965A (en) | Remote controlled test interface unit | |
US6233635B1 (en) | Diagnostic/control system using a multi-level I2C bus | |
CA1263759A (en) | Arrangement for on-line diagnostic testing of an off- line standby processor in a duplicated processor configuration | |
US20160098371A1 (en) | Serial peripheral interface daisy chain communication with an in-frame response | |
CN1018097B (zh) | 测试和故障检查用的存贮器仿真方法和系统 | |
CN105790830B (zh) | 光模块在位检测方法和装置 | |
GB1081811A (en) | Data handling system | |
CN115496018A (zh) | 一种SoC芯片多版本验证方法、装置及设备 | |
EP3961403A1 (en) | Bus monitoring device and method, storage medium, and electronic device | |
SU1444775A1 (ru) | Устройство дл имитации неисправностей | |
CN117076330A (zh) | 一种访存验证方法、系统、电子设备及可读存储介质 | |
US7395197B2 (en) | Verification method and system for logic circuit | |
CN117076344A (zh) | 数据共享方法、装置、系统以及可读存储介质 | |
US3831151A (en) | Sense line processor with priority interrupt arrangement for data processing systems | |
Smith Jr et al. | Development and evaluation of a fault-tolerant multiprocessor (FTMP) computer. Volume 1: FTMP principles of operation | |
EP0039665B1 (en) | A method and apparatus for tracing a sequence comprising a series of transfers of binary message words | |
CN109726693A (zh) | 用于评估设备环境噪声的方法、装置、介质及电子设备 | |
CN113626885B (zh) | Mcu多源写操作控制方法、系统、终端及存储介质 | |
CN117131821B (zh) | 芯片验证方法、装置、电子设备及存储介质 | |
CN115983192B (zh) | 验证系统及配置验证系统的外设子卡资源的方法 | |
CN115658411B (zh) | 一种激励发生器以及激励发生方法 | |
RU2526762C1 (ru) | Контроллер распределения ресурсов | |
Yanakova et al. | The effective space wire behavior model for a virtual prototype of embedded systems | |
SU1522223A1 (ru) | Устройство дл межкомплексного сопр жени | |
Albalooshi et al. | Fault Analysis and Mitigation Techniques of the I2C Bus for Nanosatellite Missions |