SU866722A1 - Programme-control device for delaying pulses - Google Patents

Programme-control device for delaying pulses Download PDF

Info

Publication number
SU866722A1
SU866722A1 SU792852429A SU2852429A SU866722A1 SU 866722 A1 SU866722 A1 SU 866722A1 SU 792852429 A SU792852429 A SU 792852429A SU 2852429 A SU2852429 A SU 2852429A SU 866722 A1 SU866722 A1 SU 866722A1
Authority
SU
USSR - Soviet Union
Prior art keywords
pulses
input
delay
output
pulse
Prior art date
Application number
SU792852429A
Other languages
Russian (ru)
Inventor
Владимир Александрович Егунов
Виктор Николаевич Семенов
Валерий Иванович Белецкий
Original Assignee
Предприятие П/Я А-3565
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3565 filed Critical Предприятие П/Я А-3565
Priority to SU792852429A priority Critical patent/SU866722A1/en
Application granted granted Critical
Publication of SU866722A1 publication Critical patent/SU866722A1/en

Links

Landscapes

  • Pulse Circuits (AREA)

Description

Изобретение относится к импульсной технике и может быть использовано в логических устройствах автоматики, вычислительной техники, а также в устройствах с программным управлением. 5 The invention relates to a pulse technique and can be used in logic devices of automation, computer technology, as well as in devices with programmed control. 5

Известна быстродействующая цифровая линия задержки с программным управлением, в состав которой входит набор элементов задержки, а также набор электронных ключей для кою*утации этих элементов. Это устройство позволяет сохранить форму задерживаемого сигнала, имеет небольшую начальную задержку в начале цикла задержки и обладает высоким быстродействием [1 ].Known high-speed digital delay line with software control, which includes a set of delay elements, as well as a set of electronic keys for koy * utilization of these elements. This device allows you to save the shape of the delayed signal, has a small initial delay at the beginning of the delay cycle and has high speed [1].

Однако, в связи с тем, что время задержки у каждого элемента возрастает в геометрической прогрессий в . Λ соответствии с возрастанием его номера, то данное устройство может только реализовать квадратично возрастающие законы задержки входных импуль2 сов и не позволяет получить плавную задержку входных импульсов по любому закону, изменяющемуся от цикла к циклу.However, due to the fact that the delay time of each element increases exponentially in. Λ in accordance with the increase in its number, this device can only implement quadratically increasing laws of delay of input pulses and does not allow to obtain a smooth delay of input pulses according to any law that varies from cycle to cycle.

Наиболее близким по технической сущности к предлагаемому устройству является устройство задержки, содержащее кварцевый генератор, второй генератор, делители частоты, двоичные счетчики, компараторы, запоминающее устройство, фазовый детектор, фильтр низкой частоты, которое обеспечивает высокую точность дискретов задержки импульсов благодаря формированию эталонной последовательности импульсов кварцевым генератором, позволяет производить плавную задержку одной последовательности импульсов относительно другой по заданной программе [2 ].The closest in technical essence to the proposed device is a delay device containing a quartz oscillator, a second oscillator, frequency dividers, binary counters, comparators, a storage device, a phase detector, a low-pass filter, which provides high accuracy of pulse delay samples due to the formation of a reference quartz pulse sequence generator, allows for a smooth delay of one sequence of pulses relative to another according to a given program [2].

Однако известное устройство имеет большую начальную задержку в начале цикла, так как минимальная задержка определяется разностью периодов повто3 рения генераторов Тг- работает только в автоколебательном режиме, а не в ждущем, не допускает перепрограммирования законом плавной задержки импульсов из-за применения в нем постоянного запоминающего устройства, для питания которого требуется несколько источников питания, что приводит к увеличению габаритов и веса всего устройства.However, the known device has a large initial delay at the beginning of the cycle, since the minimum delay is determined by the difference between the repetition periods of the generators T g - it works only in self-oscillating mode, and not in standby mode, it does not allow reprogramming by the law of a smooth pulse delay due to the use of permanent memory devices for the power of which several power sources are required, which leads to an increase in the dimensions and weight of the entire device.

Цель изобретения - уменьшение времени репрограммирования при реализации законов задержки от начала координат и упрощение устройства.The purpose of the invention is to reduce the reprogramming time when implementing the laws of delay from the origin and to simplify the device.

Для достижения указанной цели в устройство для задержки импульсов с программным управлением, содержащее два автоколебательных генератора, выход каждого из которых подключен к счетному входу соответствующего двоичного счетчика импульсов, программное устройство, введены два триггера, ретранслятор, устройство сравнения кодов, а программное устройство содержит регистр сдвига, коммутатор, дешифратор, элементы И и ИЛИ, двоичный счетчик импульсов, при этом первый вход программного устройства подключен к последовательно соединенным регистру сдвига, коммутатору, выходы которого соединены с разрешающими входами первого и поразрядных элементов И, а их выходы через элемент ИЛИ соединены со счетным входом двоичного счетчика импульсовj выходы которого являются поразрядными выходами программного устройства, поразрядные выходы дешифратора соединены с управляющими входами коммутатора, второй вход программного .устройства соединен с первым элементом И, а третий вход - с установочным входом двоичного счетчика импульсов, причем вход устройства соединен со счетными входами двух триггеров и с первым входом ретранслятора, выход первого триггера подключен ко входу первого автоколебательного генератора и к установочному входу первого двоичного счетчика импульсов, поразрядные выходы которого соединены'с соответствующими входами устройства сравнения кодов, выход второго триггера подключен ко входу второго автоколебательного генератора, к установочному входу второго двоичного счетчика импульсов и к третьему входу программного устройства, поразрядные выходы со второго двоичного счетчика импульсов соединены с соответствующими поразрядными входами дешифратора и элементов И программного устройства, выход старшего разряда второго двоичного счет5 чика импульсов соединен со сбросовым входом второго триггера и с первым входом программного устройства, второй вход которого подключен к выходу второго автоколебательного генератора, Ю поразрядные выходы программного устройства соединены с соответствующими входами устройства сравнения кодов, а его выход подключен ко второму входу ретранслятора,To achieve this goal, a program-controlled pulse delay device containing two self-oscillating generators, the output of each of which is connected to the counting input of the corresponding binary pulse counter, a software device, two triggers, a relay, a code comparison device, are introduced, and the software device contains a shift register , switch, decoder, AND and OR elements, binary pulse counter, while the first input of the software device is connected to a series-connected register at the shift, to the switch, the outputs of which are connected to the enable inputs of the first and bitwise AND elements, and their outputs through the OR element are connected to the counting input of the binary pulse counter, whose outputs are the bitwise outputs of the software device, the bitwise outputs of the decoder are connected to the control inputs of the switch, the second input of the software The device is connected to the first element AND, and the third input to the installation input of the binary pulse counter, the input of the device being connected to the counting inputs of two and with the first input of the repeater, the output of the first trigger is connected to the input of the first self-oscillating generator and to the installation input of the first binary pulse counter, the bit outputs of which are connected to the corresponding inputs of the code comparison device, the output of the second trigger is connected to the input of the second self-oscillating generator, to the installation input the second binary pulse counter and to the third input of the software device, the bit outputs from the second binary pulse counter are connected to the corresponding According to the corresponding bit inputs of the decoder and the elements of the AND software device, the high-order output of the second binary counter of pulses 5 is connected to the reset input of the second trigger and to the first input of the software device, the second input of which is connected to the output of the second self-oscillating generator, the U bit outputs of the software device are connected to the corresponding inputs code comparison device, and its output is connected to the second input of the repeater,

Ретранслятор содержит элементы И, ИЛИ и формирователь по переднему фронту, причем первый вход ретранслятора соединен с основным входом элемента И, а разрешающий вход подклю20 чен ко входу формирователя импульсов по переднему фронту и соединен со вто рым входом ретранслятора, выход элемента И соединен с одним из входов элемента ИЛИ, другой вход которого 25 подключен к выходу формирователя по переднему фронту, выход элемента ИЛИ соединен со сбросовым входом первого триггера и с выходом устройства.The repeater contains AND, OR elements, and a shaper along the leading edge, the first input of the repeater connected to the main input of the And element, and the enabling input connected to the input of the pulse shaper along the leading edge and connected to the second input of the repeater, the output of the And element connected to one of the inputs of the OR element, the other input of which 25 is connected to the output of the shaper on the leading edge, the output of the OR element is connected to the reset input of the first trigger and to the output of the device.

На фиг. 1 приведена функционально ная электрическая схема предлагаемого устройства; на фиг. 2 и 3 - временные диаграммы, поясняющие принцип работы устройства.In FIG. 1 shows a functional electric circuit of the proposed device; in FIG. 2 and 3 are timing diagrams explaining the principle of operation of the device.

Устройств^ содержит два триггера и 2 типа ^К^два заторможенных 35 автоколебательных генератора 3 и 4; два двоичных счетчика 5 и 6 импуль-г сов; программное устройство 7, в которое входят дешифратор 8, первый элемент 9 совпадения, поразрядные 40 элементы 10 совпадения, подключенные только к прямым выходам разрядов счетчика 6 импульсов, элемент ИЛИ 11, двоичный счетчик 12 импульсов,.регистр 13 сдвига, коммутатор 14;уст45 ройство 15 сравнения кодов; ретранслятор 16, состоящий из элемента 17 совпадения^формирователя 18 по перед-, нему фронту и элемента ИЛИ 19.Devices ^ contains two triggers and 2 types ^ K ^ two inhibited 35 self-oscillating generators 3 and 4; two binary counters 5 and 6 pulse-g owls; software device 7, which includes the decoder 8, the first matching member 9, 40 bitwise matching elements 10 are connected only to the direct outputs of the pulse counter 6 bits, an OR gate 11, binary counter 12 pulses .registr shear 13, a switch 14, the lips 45 15 code comparisons; repeater 16, consisting of a matching element 17 ^ of the shaper 18 along the leading edge thereof and an OR element 19.

Устройство работает следующим об50 разом.The device operates as follows50.

В исходном состоянии при включении напряжения питания и отсутствии зондирующих импульсов на входе устройства триггеры 1 и 2, а также триг55 геры в ячейках счетчиков 5,6 и 12 импульсов устанавливаются произвольно. Предположим, что на выходе триггера 1 будет логическая единица, тогда она '866722 поступит на управляющий вход заторможенного автоколебательного генератора 3, В результате ее воздействия замыкается цепь обратной связи в генераторе 3, т.е. снимается запрет( логический *0”),« он начинает генерировать серию импульсов, которая поступает на счетный вход для заполнения счетчика 5 импульсов. С прямых и инверсных поразрядных выходов счетчика 5 импульсов, снимается изменяющийся параллельный двоичный код числа и поступает на соответствующие входы устройства 15 сравнения кодов. Как только код числа, записываемого в счетчик 5 импульсов, совпадет с кодом числа, записанного в счетчик 12 импульсов, устройство 15 сравнения кодов на своем выходе выдает логическую единицу, которая поступает на вход формирователя 18 импульсов по переднему фронту. С выхода формирователя 18 короткий по длительности импульс, передний фронт которого совпадет с передним фронтом входной логической единицы, пройдя через элемент ИЛИ 19, поступает на установочный вход тригrejpa 1 . Триггер 1 перебросится, и на его выходе установится логический ноль, который поступит на установочный вход счетчика импульсов 5 и на управляющий вход генератора 3 для срыва процесса его генерации. Счетчик 5 импульсов станет в положение, когда на его прямых поразрядных выходах установится логический ноль, а на инверсных выходах - логическая единица. Так устанавливаются в исходное состояние при включении напряжения питания триггеры 1, генератор 3 и счетчик 5 импульсов.In the initial state, when the supply voltage is turned on and there are no probe pulses at the input of the device, triggers 1 and 2, as well as trig55 gers in the cells of the counters 5.6 and 12 pulses are set arbitrarily. Suppose that the output of trigger 1 is a logical unit, then '866722 will go to the control input of a braked self-oscillating generator 3, As a result of its action, the feedback circuit in generator 3 is closed, i.e. the ban is lifted (logical * 0 ”),“ it begins to generate a series of pulses, which are fed to the counting input to fill the counter of 5 pulses. From direct and inverse bitwise outputs of the counter 5 pulses, the changing parallel binary code of the number is removed and fed to the corresponding inputs of the device 15 code comparison. As soon as the code of the number recorded in the counter 5 pulses coincides with the code of the number recorded in the counter 12 pulses, the device 15 code comparison at its output generates a logical unit, which is fed to the input of the shaper 18 pulses on the leading edge. From the output of the shaper 18, a pulse of short duration, the leading edge of which coincides with the leading edge of the input logical unit, passing through the OR element 19, is fed to the setup input of trigger 1. Trigger 1 will be thrown, and a logical zero will be established at its output, which will go to the installation input of the pulse counter 5 and to the control input of the generator 3 to disrupt the process of its generation. The counter 5 pulses will be in a position when a logical zero is set at its direct bit outputs, and a logical unit is set at inverse outputs. So set to the initial state when the supply voltage is turned on, triggers 1, generator 3 and counter 5 pulses.

Рассмотрим, как устанавливается в Исходное состояние триггер 2, заторможенный автоколебательный генератор 4 и двоичные счетчики 6 и 12 импульсов при подаче напряжения питания на устройство. Триггер 2 после окончания переходных процессов устанавливается в такое положение, при котором’ на его выходе присутствует лоПроходящая на вход счетчика 6 импульсов серия импульсов начинает ёго заполнение. По окончании этого процесса, когда сработает ячейка триггера старшего 5 разряда,логическая единица воздействует на установочный вход триггера 2. Триггер 2 перебрасывается и устанавливается в исходное состояние, на его выходе находится логический ноль, >0 который вызовет срыв автоколебательного процесса в генераторе 4 и одновременно поступит на установочные входы счетчиков 6 и 12 импульсов. Счетчики 6 и 12 импульсов станут в !5 исходное положение, когда на их прямых поразрядных выходах установится логический ноль, а на инверсных выходах - логическая единица. В этом случае числа^ записанные в счетчикиConsider how trigger 2 is set to its initial state, a braked self-oscillating oscillator 4, and binary pulse counters 6 and 12 when a supply voltage is applied to the device. Trigger 2, after the end of transient processes, is set to such a position that ’there is a series of pulses passing to the input of the counter 6 pulses that begins to fill it. At the end of this process, when the trigger cell of the senior 5th category is triggered, the logical unit acts on the installation input of trigger 2. Trigger 2 is reset and set to its initial state, at its output there is a logical zero,> 0 which will cause the self-oscillation process to fail in generator 4 and at the same time will go to the installation inputs of the counters 6 and 12 pulses. Counters 6 and 12 pulses will become in! 5 the initial position when a logical zero is set on their direct bit-output outputs, and a logical unit is set on inverse outputs. In this case, the numbers ^ recorded in the counters

5 й 12 импульсов^совпадут. Поэтому на выходе устройства 15 сравнения кодов будет логическая единица, на этом и заканчивается автоматический процесс установки всего устройства в исход25 ное состояние при подаче на его напряжение питания. Нужно отметить, что период повторения выходных импульсов с генератора 3 значительно меньше' периода повторения с генератора 4.5th 12 pulses ^ match. Therefore, the output of the device 15 code comparison will be a logical unit, this completes the automatic process of setting the entire device to its original state when a voltage is supplied to it. It should be noted that the repetition period of the output pulses from the generator 3 is much less than the repetition period from the generator 4.

30 Первый приходящий на вход устройства зондирующий импульс воздействует на триггеры 1 и 2 и одновременно проходит через элементы 17 и 19 на выход устройства, так как на разрешающий вход элемента 17 совпадения с выхода 35 устройства 15 сравнения кодов поступает логическая единица. Запаздывание, вносимое устройством первому зондирующему импульсу в начале цикла задержки, будет минимальное и составляет 40 около .30 нс. В отдичие от известных устройств, в которых задержка первого зондирующего импульса в начале цикла начинается сразу с определенной величины задержки (для известного уст45 ройства равной разности периодов Т2~ Ί^), в предлагаемом устройстве обеспечивается ретрансляция с входа на выход первого зондирующего импульса с минимально возможной задержкой, вноS0 симой элементами 17 и 19. Поэтому гическая единица, которая затем поступает на управляющий вход заторможенного автоколебательного генератора 4. В генераторе 4 возникает автоколебательный процесс и на его выходе появляется серия импульсов. 30 The first probe pulse arriving at the input of the device acts on the triggers 1 and 2 and simultaneously passes through the elements 17 and 19 to the output of the device, since a logical unit is supplied to the allowing input of the coincidence element 17 from the output 35 of the code comparison device 15. The delay introduced by the device to the first probe pulse at the beginning of the delay cycle will be minimal and will be 40 about .30 ns. In otdichie from known devices in which the delay of the first sounding pulse at the beginning of the cycle begins once a certain amount of delay (to form lips 45 roystva equal periods difference T2 ~ Ί ^), in the proposed device provided retransmission from upstream to downstream of the first probe pulse with a minimum possible delay, introduced by elements 17 and 19. Therefore, the logical unit, which then enters the control input of the braked self-oscillating generator 4. In oscillator 4, a self-oscillating percentage occurs SS and at the output there is a series of pulses.

Принцип работы генераторов 3 и 4 идентичен.The principle of operation of generators 3 and 4 is identical.

задержка импульсов устройством по любому закону всегда будет начинаться от начала координат, т.е. от ноля.the delay of pulses by the device according to any law will always begin from the origin, i.e. from zero.

Триггер 1 под воздействием первого зондирующего импульса не успевает изменить своего состояния, так как на его сбросовый вход поступает выходной импульс с минимальной задерж7 кой относительно зондирующего для сохранения триггером 1 исходного положения. Триггер 2 перебросится, изменив свое состояние с ноля на единицу, начнется генерация импульсов генератором 4, с выхода которого они поступают на счетный вход счетчика 6 импульсов. Снимаемый с основных поразрядных выходов параллельный двоичный код числа с ячеек счетчика 6 импульсов поступает через элементы 10 совпадения на входа элемента ИЛИ 11 для преобразования его из параллельного в последовательный код, который затем приходит на счетный вход двоич. кого счетчика 12 импульсов для его заполнения. Причем двоичные счетчики 5 и 12 импульсов идентичны. Как только изменится код числа, записанного в счетчь.с 12 импульсов, относительно счетчика 5 импульсов, устройство 15 сравнения кодов на своем выходе выдаст логический ноль, который поступит на разрешающий вход элемента 17 совпадения для запрещения прохождения зондирующих импульсов минимальной задержкой через этот элемент. В результате запрета прохождения зондирующих импульсов с входа на выход устройства будут отсутствовать и сбросовые импульсы нА установочном входе триггера 1, Приход следующих зондирующих импульсов на вход устройства изменит состояние триггера 1 и подтвердит состояние триггера 2. Триггер 1 перебросится и на его выходе установится логическая единица, которая снимет запрет с установочного входа счетчика 5 импульсов и с управляющего входа заторможенного автоколебательного генератора 3, что вызовет генерацию импульсов и заполнение двоичного счетчика 5 импульсов.Trigger 1, under the influence of the first probe pulse, does not have time to change its state, since an output pulse arrives at its discharge input with a minimum delay relative to the probe pulse in order to save trigger position 1. Trigger 2 will be transferred, changing its state from zero to one, pulse generation by the generator 4 will begin, from the output of which they arrive at the counting input of the counter 6 pulses. The parallel binary code of the number of pulses from the cells of the pulse counter 6, taken from the main bit outputs, is supplied through coincidence elements 10 to the input of the OR element 11 to convert it from parallel to serial code, which then comes to the binary input counter. whom counter 12 pulses to fill it. Moreover, the binary counters of 5 and 12 pulses are identical. As soon as the code of the number recorded in the counter is changed. With 12 pulses, relative to the counter of 5 pulses, the code comparison device 15 will output a logic zero at its output, which will go to the enable input of the coincidence element 17 to prevent the probing pulses from passing through this element with a minimum delay. As a result of the prohibition of the passage of probe pulses from the input to the output of the device, there will be no discharge pulses on the installation input of trigger 1, the arrival of the following probe pulses at the input of the device will change the state of trigger 1 and confirm the state of trigger 2. Trigger 1 will be reset and a logical unit will be established at its output, which will remove the ban from the installation input of the counter 5 pulses and from the control input of the braked self-oscillating generator 3, which will cause the generation of pulses and filling binary o counter 5 pulses.

toto

Заторможенный автоколебательный генератор 3 задает минимальную дискретную величину времени плавной задержки зондирующих импульсов, которая равна периоду повторения Ту его выходных импульсов и составляет от долей и до единиц мкс в зависимости от установленной частоты следования выходных импульсов. Заторможенный автоколебательный генератор 4 задает минимальную единицу времени цикла задержки, которая равна периоду повторения его выходных импульсов и может принимать значения от единиц и до десятков мс в зависимости от установленной час-, тоты следования генерируемых импульThe braked self-oscillating generator 3 sets the minimum discrete value of the time of a smooth delay of the probe pulses, which is equal to the repetition period Tu of its output pulses and ranges from fractions to units of microseconds, depending on the set repetition rate of the output pulses. The braked self-oscillating oscillator 4 sets the minimum unit of time for the delay cycle, which is equal to the repetition period of its output pulses and can take values from units to tens of ms, depending on the set frequency, the pulse repetition rate

866722 8 сов. Заполнение счетчика импульсов 3 будет происходить до тех пор, пока параллельные коды чисел с выхода счетчиков 5 и 12 импульсов не совпадут на входе устройства 15 сравнения кодов, которое в этом случае на своем выходе выдает логическую единицу, поступающую на вход формирователя 18 импульсов по переднему фронту. Формирователь 18 импульсов на своем выходе сформирует импульс положительной полярности, задержанный относительно зондирующего импульса, который проходит через элемент 19 на выход устройства и одновременно сбрасывает в исходное состояние триггер 1. Так происходит задержка зондирующих импульсов на текущую дискретную величину времени, определяемую по формуле -Ц - Η/Γ« где Ь1- текущая дискретная величина времени задержки зондирующих импульсов; N4 - число, записанное в счетчик импульсов 5; Т* - период повторения выходных импульсов с генератора 3, равный минимальной величине задержки входных импульсов.866 722 8 owls The pulse counter 3 will be filled until the parallel codes of the numbers from the output of the 5 and 12 pulse counters match at the input of the code comparison device 15, which in this case outputs a logical unit to the input of the pulse shaper 18 along the leading edge . The pulse generator 18 at its output will generate a pulse of positive polarity, delayed relative to the probe pulse, which passes through the element 19 to the output of the device and at the same time resets trigger 1. The probe pulses are delayed by the current discrete time value determined by the formula -C - Η / Γ "where b 1 is the current discrete value of the delay time of the probe pulses; N4 is the number recorded in the pulse counter 5; T * is the repetition period of the output pulses from the generator 3, equal to the minimum delay value of the input pulses.

SOSO

Установка триггера 1 в исходное состояние вызовет прекращение генерации импульсов с генератором 3 и возвращение счетчика 5 импульсов в первоначальное положение, когда на его поразрядных прямых выходах будет логический ноль, а на инверсных - логическая единица. В это время генератор 4 и счетчики импульсов би 12 продолжают работать, отсчитывая время, равное циклу задержки. Следовательно, коды чисел с выхода счетчиков 5 и 12 импульсов будут не совпадать и устройство 15 сравнения кодов выдаст логический ноль. Поэтому на выходе устройства незадержанные зондирующие импульсы будут отсутствовать. Приход на вход устройства следующих во времени зондирующих импульсов приведет к переключению триггера 1 и снова вызовет генерацию импульсов генератором 3 и пульсов чисел с пульсов дов. На ся логическая единица, из которой сформируется импульс положительной полярности, задержанный относительно . начала цикла задержки на новую дискретную величину и проходящий через элемент 19 на выход устройства, он одновременно воздействует на заполнение счетчика 5 имдо нового совпадения кодов выхода счетчиков 5 и 12 имв устройстве 15 сравнения ковыходе устройства 15 появит866722Setting trigger 1 to its initial state will cause the pulse generation to be stopped with generator 3 and the pulse counter 5 to return to its original position, when there will be a logical zero on its bitwise direct outputs and a logical one on inverted outputs. At this time, the generator 4 and the pulse counters bi 12 continue to work, counting the time equal to the delay cycle. Therefore, the codes of the numbers from the output of the counters 5 and 12 pulses will not match and the device 15 code comparison will give a logical zero. Therefore, at the output of the device, undue probe pulses will be absent. Arriving at the input of the device of the following probing pulses in time will trigger trigger 1 and again cause the generation of pulses by the generator 3 and pulse numbers from pulse pulses. This is the logical unit from which a pulse of positive polarity is formed, delayed relatively. the start of the delay cycle by a new discrete value and passing through the element 19 to the output of the device, it simultaneously affects the filling of the counter 5 and the new exit codes of the counters 5 and 12 coincide in the device 15 comparing the output of the device 15 appears 866722

ΙΟ сброс триггера I в» исходное состояние. Таким образом будет продолжаться дискретно задержка зондирующих импульсов. Величина каждой дискретной величины задержки равна периоду повторения импульсов с генератора 3. При небольшой дискретной величине задержки с достаточной степенью точности можно аппроксимировать любой закон плавной задержки зондирующих вляется, тоже есть величина постоянная, то плавную прямую (фиг. 2а) , оп ределяющую закон задержки зондирующих импульсов в течение цикла задерж5 ки, можно заменить на ее ступенчатую аппроксимацию.ΙΟ reset trigger I to "initial state." Thus, the delay of the probe pulses will continue discretely. The magnitude of each discrete delay value is equal to the pulse repetition period from the generator 3. With a small discrete delay value with a sufficient degree of accuracy, any law of smooth delay of probing can be approximated, there is also a constant value, then a smooth straight line (Fig. 2a) that defines the law of delay of probing pulses during the delay cycle, can be replaced by its stepwise approximation.

Если на оси ординат откладывать величину задержки, а на оси абсцисс · текущее время цикла задержки, то на10 клон линейного закона задержки по импульсов при времени цикла задержки, на несколько порядков превышающем величину задержки.If we postpone the delay value on the ordinate axis and the current time of the delay cycle on the abscissa axis, then there is a 10-slope of the linear law of pulse delay with a delay cycle time that is several orders of magnitude higher than the delay value.

Когда сработает триггер старшего разряда счетчика 6 импульсов и с его выхода логическая единица поступит на сброс триггера 2 в исходное состояние, тогда закончится полный цикл плавной задержки, и устройство веротношению к оси абсцисс можно менять, поочередно подключая один из элементов 10 совпадения на время цикла задержки от младшего разряда к 15 старшему, отключая остальные (фиг.26, в, г).When the high-order trigger of the 6-pulse counter is triggered and the logical unit arrives at its reset to reset trigger 2 to its initial state, then the full cycle of the smooth delay ends, and the device can be changed to the abscissa axis by connecting one of the coincidence elements 10 for the duration of the delay cycle from the least significant to the senior 15, disabling the rest (Fig. 26, c, d).

Подключение элемента 10 совпадения старшего разряда по отношению к младшему приводит к уменьшению часнется в первоначальное положение, 'подготовленное для прихода следующих зондирующих импульсов. С приходом на вход устройства следующих зондирующих импульсов начинается новый цикл работы.The connection of the element 10 coincidence of the highest order with respect to the youngest leads to a decrease in the stasis in the initial position, 'prepared for the arrival of the next probing pulses. With the arrival of the following probe pulses to the input of the device, a new cycle of work begins.

Рассмотрим работу устройства,когда задержка зондирующих импульсов осуществляется по любому запрограммированному закону, изменяющемуся от цикла к циклу. В данном устройстве предусмотрено автоматическое изменение законов задержки от цикла к циклу. В коммутаторе 14 - исполнительном органе программного устройства происходит реализация закона задержки, которая заключается в том, чтобы подать на соответствующие разрешения прохождения импульсов с выхода счетчика 6 импульсов на вход элемента ИЛИ 11 или запретить прохождения их при помощи подачи логического Ноля Предположим, что нужно реализовать задержку зондирующих импульсов по линейному закону. В этом случае на все разрешающие входы элементов 10 совпадения подается логический ноль, а на разрешающий вход элемента 9 совпадения - логическая единица, т.е. поразрядные прямые выходы со счетчиков 6 импульсов отключаются, В per зультате импульсы с выхода генератора 4 непосредственно будут поступать через элементы 10 совпадения и элементы ИЛИ 11 на заполнение счетчика 12 импульсов. Так как дискретная величина задержки устройством есть величина постоянная и равная периоду повторения Tj генератора 3,а время,в течение которого эта задержка’ осушёстл тоты следования импульсов, заполняющих счетчик 12 импульсов, тем самым увеличивается время на задержку каждой дискретной величины задержки устройством, в результате уменьшается наклон прямой закона задержки к оси абсцисс.Consider the operation of the device when the delay of the probe pulses is carried out according to any programmed law that varies from cycle to cycle. This device provides for automatic change of the laws of delay from cycle to cycle. In the switch 14, the executive body of the software device, the delay law is implemented, which consists in applying the corresponding permissions for the passage of pulses from the output of the counter 6 pulses to the input of the OR element 11 or prohibiting their passage through the supply of a logical Zero. Suppose that you need to implement a delay probe pulses according to a linear law. In this case, a logical zero is supplied to all the allowing inputs of the coincidence elements 10, and a logical unit is applied to the allowing input of the coincidence element 9, i.e. the bitwise direct outputs from the 6 pulse counters are disabled. As a result, the pulses from the output of the generator 4 will directly go through coincidence elements 10 and OR elements 11 to fill the 12 pulse counter. Since the discrete delay value of the device is constant and equal to the repetition period Tj of the generator 3, and the time during which this delay is dried up by the pulse repetition rate filling the counter 12 pulses, thereby increasing the delay time of each discrete delay value of the device, as a result the slope of the direct law of delay to the abscissa decreases.

Время цикла задержки равно'Ьц-NgT^, откуда N& /Тг·The delay cycle time is equal to

Текущее дискретное время цикла задержки определяется Hja выражения полагая ;Τ|·/Τα-Κ, получим уравнение прямой £4ц-= К£ц, где'The current discrete delay cycle time is determined by the expression Hja assuming; Τ | · / Τ α -Κ, we obtain the equation of the straight line £ 4 ц- = К £ ц, where '

- время цикла задержки; Tg период повторения генератора 4; число, записанное в счетчик 12 импульсов; ~ текущая дискретная величина цикла задержки,К - постоянный коэффициент отношения периодов повторения. йэпоследней формулы видно, что при увеличении Tg уменьшается наклон прямой к оси абсцисс.- delay cycle time; Tg repetition period of the generator 4; the number recorded in the counter 12 pulses; ~ the current discrete value of the delay cycle, K is a constant coefficient of the ratio of the periods of repetition. The last formula shows that as Tg increases, the slope of the straight line to the abscissa decreases.

При реализации различных криволинейных законов задержки устройством>дискретная величина задержки не меняется и остается постоянной, а время, в течение которого эта задержка осуществляется, меняется согласно построенной ступенчатой аппроксимации плавной кривой.When implementing various curvilinear laws of delay by the device>, the discrete value of the delay does not change and remains constant, and the time during which this delay is carried out changes according to the constructed stepwise approximation of the smooth curve.

При получении криволинейного закона задержки (фиг. За) выходные поразрядные импульсы положительной полярности с дешифратора 8 поочередно открывают один из элементов 10 совпадения?начиная со старшего разряда и кончая младшим разрядом за время, равное циклу задержки,т.е.Upon receipt of the curvilinear law of delay (Fig. Over), the output bitwise pulses of positive polarity from the decoder 8 alternately open one of the coincidence elements 10 ? starting from the high order and ending with the low order in a time equal to the delay cycle, i.e.

1 текущее дискретное время цикла задержки убывает в соответствии с этим законом. При получении задержки зондирующих импульсов (фиг. Зб) выход- . ные поразрядные импульсы с дешифратора 8 поочередно открывают один из элементов 10 совпадения, начиная с младшего разряда и кончая старшим разрядом.1 the current discrete delay cycle time decreases in accordance with this law. Upon receipt of the delay of the probe pulses (Fig. 3B) output -. Different bit pulses from the decoder 8 alternately open one of the coincidence elements 10, starting from the lowest discharge and ending with the highest discharge.

Из приведенных примеров видно, что реализация любого закона задержки импульсов получается при помощи соответствующих подключений в коммутаторе 14 элементов 10 совпадения согласно ступенчатой аппроксимации реального закона и определения текущего значения числа N. При получении Криволинейных законов задержки в Общем: случае изменяется коэффициент деления с выхода счетчика 6 импульсов. Программа законов задержки непосредственно закладывается в диодную переключающуюся матрицу коммутатора 14, входы которой связаны с выходами дешифратора 8, а выходы - с разрешающими входами элементов 9 и 10 совпадения. Репрограммирование устройства производится соответствующей коммутации входов и выходов переключающейся диодной матрицы коммутатора 14 при помощи переключателей, исходя из требований нового закона задержки. Пикость памяти программного устройс ва определяется разрядностью счетчиковIt can be seen from the above examples that the implementation of any law of pulse delay is obtained using the corresponding connections in the switch 14 coincidence elements 10 according to the step-by-step approximation of the real law and determination of the current value of N. Upon receipt of the Curvilinear delay laws in General: the division coefficient changes from the output of counter 6 pulses. The program of delay laws is directly embedded in the diode switching matrix of the switch 14, the inputs of which are connected to the outputs of the decoder 8, and the outputs are connected to the resolving inputs of the matching elements 9 and 10. The device is reprogrammed by switching the inputs and outputs of the switching diode matrix of the switch 14 using switches, based on the requirements of the new delay law. The peak memory of a software device is determined by the capacity of the counters.

5,6 и 12 импульсов^дешифратора 8 и разрядностью переключающейся матрицы коммутатора 14, Благодаря такому построению программного устройства память его сохраняется при отключении источника питания. Для получения законов задержки импульсов, изменяющихся от цикла к циклу, с выхода триггера старшего разряда счетчика 6 импульсов логическая единица после окончания каждого цикла работы подается на вход регистра 13 сдвига, с выходов которого движущаяся логическая единица от цикла к циклу воз-действует на соответствующие входы коммутатора 14 для подключения элементов 9 и 10 совпадения и выходам дешифратора 8 Для получения запрограммированного закона задержки. В известном и предлагаемом устройстве задержка входных импульсов преобразуется в двоичный параллельный код числа, В известном-устройстве это техническое решение реализовано для автоколебательного процесса, причем известное устройство сложно.5,6 and 12 pulses ^ of the decoder 8 and the bit depth of the switching matrix of the switch 14. Thanks to this construction of the software device, its memory is saved when the power source is turned off. To obtain the laws of delay of pulses, varying from cycle to cycle, from the output of the trigger of the highest order of the counter of 6 pulses, the logical unit after the end of each cycle is fed to the input of the shift register 13, from the outputs of which a moving logical unit from cycle to cycle acts on the corresponding inputs switch 14 for connecting elements 9 and 10 matches and outputs of the decoder 8 To obtain a programmed law of delay. In the known and proposed device, the delay of the input pulses is converted into a binary parallel number code. In the known device, this technical solution is implemented for a self-oscillating process, and the known device is complicated.

Предлагаемое устройство выполнено полностью на интегральных микросхемах, имеет один источник питания и гораздо проще в схемном исполнении, чем известное устройство^благодаря чему удалось довести весо-габаритные характеристики его до необходимой величины.The proposed device is made entirely on integrated circuits, has one power source and is much simpler in circuit design than the known device ^ due to which it was possible to bring its weight and size characteristics to the required value.

Claims (2)

(54J УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСОВ С ПРОГРАММНЬМ УПРАВЛЕНИЕМ Изобретение относитс  к импульсной технике и может быть иСпользовано в логических устройствах .автомати ки, вычислительной техники, а также в устройствах с программным управлением . Известна быстродействующа  цифрова  лини  задержки с программным управлением , в состав которой входит набор элементов задержки, а также набор электронных ключей дл  ции этих элементов. Это устройство позвол ет сохранить форму задерживае мого сигнала, имеет небольшую начальную задержку в начале цикла задержки и обладает высоким быстродействием l . Однако, в св зи с тем, что врем  задержки у каждого элемента возрастает в геометрической прогрессии в соответствии с возрастанием его номера , то данное устройство может только реализовать квадратично возрастающие законы задержки входных импульсов и не позвол ет получить плавную задержку входных импульсов по любому закону, измен ющемус  от цикла к циклу. Наиболее близким по технической сущности к предлагаемому устройству  вл етс  устройство задержки, содержащее кварцевый генератор, второй генератор, делители частоты, двоичные счетчики, компараторы, запоминающее устройство, фазовый детектор, фильтр низкой частоты, которое обеспечивает высокую точность дискретов задержки импульсод благодар  формированию эталонной последовательности импуЛьсов кварцевым генератором, позвол ет произгодить плавную задержку одной последовательности импульсов относительно другой по заданной программе 2. Однако известное устройство имеет большую начальную задержку в начале , так как минимальна  задержка определ етс  разностью периодов повто38 pefmH генераторов L работает тол ко в автоколебательном режиме, а не в ждущем, не допускает перепрограммировани  законом плавной задержки импульсов из-за применени  в нем пос то нного запоминающего устройства, дл  питани  которого требуетс  несколько источников питани , что приводит к увеличению габаритов и веса всего устройства. Цель изобретени  - уменьшение вре мени репрограммировани  при реализации законов задержки от начала координат и упрощение устройства. Дл  достижени  указанной цели в устройство дл  задержки импульсов с программным управлением, содержащее два автоколебательных генератора, вы ход каждого из которых подключен к счетному входу соответствующего двои ного счетчика импульсов, программное устройство, введены два триггера, ре трансл тор, устройство сравнени  кодов , а программное устройство содержит регистр сдвига, коммутатор, дешифратор , элементы И и ИЛИ, двоичный счетчик импульсов, при этом первый вход программного устройства подключен к последовательно соединенным регистру сдвига, коммутатору, выходы которого соединены с разрешающими входами первого и поразр дных элемен тов И, а их выходы через элемент ИЛИ соединены со счетным входом двоичного счетчика импульсов, выходы которо го  вл ютс  поразр дными выходами программного устройства, поразр дные выходы дешифратора соединены с управ л ющими входами коммутатора, второй вход программного .устройства соединен с первым элементом И, а третий вход - с установочным входом двоичного счетчика импульсов, причем вход устройства соединен со счетными вход ми двух триггеров и с первым входом ретрансл тора, выход первого триггера подключен ко входу первого автоколебательного генератора и к установочному входу первого двоичного счетчика импульсов, поразр дные выхо которого соединеныс соответствуювщм входами устройства сравнени  кодов, выход второго триггера подключен ко входу второго автоколебательного генератора , к установочному входу второго двоичного счетчика импульсов и третьему входу программного устройства , поразр дные выходы со второго двоичного счетчика импульсов соединены с соответствующими поразр дными входами дешифратора и элементов И программного устройства, выход старшего разр да второго двоичного счетчика импульсов соединен со сбросовым входом второго триггера и с первым входом программного устройства, второй вход которого подключен к выходу второго автоколебательного генератора, поразр дные выходы программного устройства соединены с соответствующими входами устройства сравнени  кодов, а его выход подключен ко второму входу ретрансл тора. Ретрансл тор содержит элементы И, ИЛИ и формирователь по переднему фронту, причем первый вход ретрансл тора соединен с основным входом элемента И, а разрешающий вход подключен ко входу формировател  импульсов по переднему фронту и соединен со вто рым входом ретрансл тора, выход элемента И соединен с одним из входов элемента ИЛИ, другой вход которого подключен к выходу формировател  по переднему фронту, выход элемента ИЛИ соединен со сбросовым входом первого триггера и с выходом устройства. На фиг. 1 приведена функциональна  электрическа  схема предлагаемого устройства; на фиг. 2 и 3 - временные диаграммы, по сн ницие принцип работы устройства. Устройств содержит два триггера и 2 типа О Кдва заторможенных автоколебательных генератора 3 и 4; двоичных счетчика 5 и 6 импуль-г COBJ программное устройство 7, в которое вход т дешифратор 8, первый элемент 9 совпадени , поразр дные элементы 10 совпадени , подключенные только к пр мым выходам разр дов счетчика 6 импульсов, элемент ИЛИ 11, двоичный счетчик 12 импульсов,.регистр 13 сдвига, коммутатор 14;устройство 15 сравнени  кодов; ретрансл тор 16, состо щий из элемента 17 совпадени , формировател  18 по перед-, нему фронту и элемента ИЛИ 19. Устройство работает следующим образом , В исходном состо нии при включении напр жени  питани  и отсутствии зондирующих импульсов на входе устройства триггеры 1 и 2, а также триггеры в  чейках счетчиков 5,6 и- 12импульсов устанавливаютс  произвольно. Предположим, что на выходе триггера 1 будет логическа  единица, тогда она 5 поступит на управл ющий вход заторможенного автоколебательного генерат ра 3. В результате ее воздействи  за мыкаетс  цепь обратной св зи в генераторе 3, т.е. снимаетс  запрет( логическийО ),и он начинает генерирова серию импульсов, котора  поступает н счетный вход дл  заполнени  счетчика 5 импульсов. С пр мых и инверсных пЪ разр дных выходов счетчика 5 импульсов , снимаетс  измен ющийс  параллельный двоичный код числа и поступает на соответствук цие входы устрой ства 15 сравнени  кодов. Как только код числа, записываемого в счетчик 5 импульсов, совпадет с кодом числа, записанного в счетчик 12 импульсов, устройство 15 сравнени  кодов на своем выходе вьщает логическую единицу , котора  поступает на вход формировател  18 импульсов по переднему фронту. С выхода формировател  18 короткий по длительности импульс, передний фронт которого совпадет с передним фронтом входной логической единицы, пройд  через элемент ИЛИ 19 поступает на установочный вход тригrejpa 1 . Триггер 1 переброситс , и на его выходе установитс  логический ноль, который поступит на установочный вход -счетчика импульсов 5 и на управл ющий вход генератора 3 дл  срыва процесса его генерации. Счетчик 5 импульсов станет в положение, когда на его пр мых поразр дньгх выхо дах установитс  логический ноль, а на инверсных выходах - логическа  единица. Так устанавливаютс  в исход ное состо ние при включении напр жени  питани  триггеры 1, генератор 3 и счетчик 5 импульсов. Рассмотрим, как устанавливаетс  в исходное состо ние триггер 2, заторможенный автоколебательнь генератор 4 и двоичные счетчики 6 и 12 импульсов -при подаче напр жени  питани  на устройство. Триггер 2 после окончани  переходных процессов устанавливаетс  в такое положение, при котором на его выходе присутствует логическа  единица, котора  затем посту пает на управл юций вход заторможенного автоколебательного генератора 4. В генераторе 4 возникает автоколебательнь процесс и на его выходе по вл етс  сери  импульсов. Принцип работы генераторов 3 идентичен. 22 Проход ща  на вход :четчика 6 импульсов сери  импульсов начинает бго заполнение . По окончании этого процесса, когда сработает  чейка триггера старшего разр да,логическа  единица воздействует на установочный вход триггера 2. Триггер 2 перебрасываетс  и устанавливаетс  в исходное состо ние, на его выходе находитс  логический ноль, который вызовет срыв автоколеб тельного процесса в генераторе 4 и одновременно поступит на установочные входы счетчиков 6 и 12 импульсов. Счетчики 6 и 12 импульсов станут в исходное положение, когда на их пр мых поразр дных выходах установитс  логический ноль, а на инверсных выходах - логическа  единица. В этом случае числа.записанные в счетчики 5 и 12 импульсовJсовпадут. Поэтому на выходе устройства 15 сравнени  кодов будет логическа  единица, на этом и заканчиваетс  автоматический процесс установки всего устройства в исходное состо ние при подаче на его напр жение питани . Нужно отметить, что период повторени  выходных импульсов с генератора 3 значительно меньше периода повторени  с генератора 4. Первый приход щий на вход устройства зондирующий импульс воздействует на триггеры 1 и 2 и одновременно проходит через элементы 17 и 19 на выход устройства, так как на разрешающий вход элемента 17 совпадени  с выхода устройства I5 сравнени  кодов поступает логическа  единица. Запаздывание, вносимое устройством первому зондирующему импульсу в начале цикла задержки , будет минимальное и составл ет около .30 НС. В oт IИЧиe от известных устройств, в которых задержка первого зондирующего импульса в начале цикла начинаетс  сразу с определенной величины задержки (дл  известного устройства равной разности периодов Ъ), в предлагаемом устройстве обеспечиваетс  ретрансл ци  с входа на выход первого зондирующего импульса с минимально возможной задержкой, вносимой элементами 17 и 19. Поэтому задержка импульсов устройством по любому закону всегда будет начинатьс  от начала координат, т.е. от нол . Триггер 1 под воздействием первого зондирующего импульса не успевает зменить своего состо ни , так как а его сбросовый вход поступает выодкой импульс с минимальной задержкой относительно зондирующего дл  сохранени  триггером исходного положени . Триггер 2 переброситс , изменив свое состо ние с нол  на единицу , начнетс  генераци  импульсов генератором 4, с выхода которого они поступают на счетный вход счетчика 6 импульсов. Снимаемый с основшлх поразр дных выходов параллель йый двоичный код числа с  чеек счетчика 6 импульсов поступает через элементы 10 совпадени  на входаа элемента ИЛИ 11 дл  преобразовани  его из параллельно го в последовательный код, который затем приходит на счетный вход двоичного счетчика 2 импульсов дл  его заполнени . Причем двоичные счетчики 5 и 12 импульсов идентич ш. Как только изменитс  код числа, записанного в счетчкх 12 импульсов, относительно счетчика 5 импульсов,, устройство 15 сравнени  кодов на своем выходе выдаст логический ноль, который поступит на разрешающий вход элемента 17 совпадени  дл  запрещени  прохождени  зондирующих импульсов минимальной задержкой через этот элемент. В результате запрета прохождени  зондирзто- щих импульсов с входа на выход устройства будут отсутствовать и сбросовые импульсы ни установочном входе триггера 1. Приход следующих зондирующих импульсов на вход устройства изменит состо ние триггера 1 и по твердит состо ние триггера 2. Триггер 1 переброситс  и на его выходе уста|новитс  логическа  единица, котора  снимет запрет с установочного входа счетчика 5 импульсов и с управл к цего входа заторможенного автоколебагельного генератора 3, что вызовет генерацию импульсов и заполнение дво ичного счетчика 5 импульсов. Заторможенный автоколебательный генератор 3 задает минимальную дискретную величину времени плавной задер кки зондирующих импульсов котора равна периоду повторени  Ту его выходных импульсов и составл ет от долей и до единиц МКС в зависимости от установленной частоты следовани  выходных импульсов. Заторможенный авто колебательшлй генератор 4 задает мин мальную времени цикла задерж ки, котора  равна периоду; повторени  его выходных импульсов и может прини ttaTb значени  от единиц и до дес тко мс в зависимости от установленной ча тоты следовани  генерируемых импуль8 8 сов. Заполнение счетчика импульсов 5 будет происходить до тех пор, пока параллельные коды чисел с выхода счетчиков 5 и 12 импульсов не совпадут на входе устройства 15 сравнени  кодов, которое в этом случае на своем выходе выдает логическую единицу, поступающую на вход формировател  8 импульсов по переднему фронту. Формирователь 18 импульсов на своем выходе сформирует импульс положительной пол рности , задержанный относительно зондирующего импульса, который проходит через элемент 19 на выход устройства и одновременно сбрасывает в исходное состо ние триггер 1. Так происходит задержка зондирующих импульсов на текущую днскретную величину времени, определ емзпо по Формуле-t/j }JyTf где Ь „л - текуща  дискретна  величина времени задержки зондирующих импульсов; N,j - число, записанное в счетчик импульсов 5; Т - период повторени  выходных импульсов с генератора 3, равный минимальной величине задержки входных импульсов. Установка триггера I в исходное состо ние вызовет прекращение генерации импульсов с генератором 3 и возвращение счетчика 5 импульсов в первоначальное положение, когда на его поразр дных.пр мых выходах будет логический ноль, а на инверсных - логическа  единица, В это врем  генератор 4 и счетчики импульсов 6 и 12 продолжают работать, отсчитыва  врем , равное циклу задержки. Следовательно , коды чисел с выхода счетчиков 5 и 12 импульсов будут не совпадать и устройство 15 сравнени  кодов логический ноль. Поэтому на выходе устройства незадержанные зондирукхцие импульсы будут отсутствовать. Приход на вход устройства след5 ошЕих во времени зондирующих импульсов приведет к переключению триггера I и снова вызовет генерацию. и мпульсов генератором 3 и заполнение счетчика 5 импульсов до нового совпадени  кодов чисел с выхода счетчцков 5 и 12 импульсов в устройстве 15 сравнени  кодов . На выходе устройства 15 по витс  логическа  единица, из которой сформируетс  импульс положительиой пол рности, задержанный относительно . начала цикла задержки на.новую дискретную величину t- и проход щий через элемент 19 на выход устройства , он одновременно воздействует на сброс триггера 1 в исходное состо ние . Таким образом будет продолжать с  дискретно задержка зондирующих импульсов. Величина каждой дискретной величины задержки равна периоду повторени  Х импульсов с генератор 3, При небольшой дискретной величин задержки с достаточной степенью точ ности можно аппроксимировать любой закон плавной задержки зондирующих импульсов при времени цикла задержки , на несколько пор дков превьппающ величину задержки. Когда сработает триггер старшего разр да счетчика 6 импульсов и с ег выхода логическа  единица поступит сброс триггера 2 в исходное состо ние , тогда закончитс  полный цикл плавной задержки, и устройство вернетс  в первоначальное положение, подготовленное дл  прихода следующих зондирующих импульсов. С приходом на вход устройства следующих зондиР5ТОЩИХ импульсов начинаетс  новый цикл работы. Рассмотрим работу устройства,когда задержка зондирующих импульсов ос ществл етс  по любому запрограммированному закону, измен ющемус  от цикла к циклу, В данном устройстве предусмотрено автоматическое изменение законов задержки от цикла к циклу . В коммутаторе 14 - исполнительном органе программного устройства происходит реализаци  закона задержки , котора  заключаетс  в том, чтобы подать на соответствующие разреше ни  прохождени  импульсов с выхода счетчика 6 импульсов на вход злемента ИЛИ I1 или запретить прохождени  их при помощи подачи логического Вол Предположим, что нужно реализовать задержку зондирующих импульсов по линейному закону, В этом случае на все разрешающие входы элементов 10 совпадени  подаетс  логический ноль, а на разрешанжций вход элемента 9 совпадени  - логическа  единица, т.е поразр дные пр мые выходы со счетчиков 6 импульсов отключаютс , В per зультате импульсы с выхода генератор 4 непосредственно будут поступать через элементы 10 совпадени  и элементы ИЛИ 11 на заполнение счетчика 12 импульсов, Так как дискретна  величина задержки устройством есть величина посто нна  и равна  периоду повторени  Tj генератора 3,а врем ,в течение которого эта задержка осушёо. вл етс , тоже есть величина посто нна , то плавную пр мую (фиг.2а), оп редел ющую закон за.;ержки зондирующих импульсов в течение цикла задержки , можно заменить на ее ступенчатую аппроксимацию. Если на оси ординат откладывать величину задержки, а на оси абсцисс текущее врем  цикла задержки, то наклон линейного закона задержки по отношению к оси абсцисс можно мен ть , поочередно подключа  один из элементов 10 совпадени  на врем  цикла задержки от младшего разр да к старшему, отключа  остальные (фиг.26, в, г). Подключение элемента 10 совпадени  старшего разр да по отношению к младшему приводит к уменьшению частоты следовани  импульсов, заполн ющих счетчик 12 импульсов, тем самым увеличиваетс  врем  на задержку каждой дискретной величины задержки устройством , в результате уменьшаетс  наклон пр мой закона задержки к оси абсцисс i Врем  цикла задержки равно , откуда N/31 -t ц I Тг Текущее дискретное врем  цикла задержки определ етс  и выражени  . v полага  , получим уравнение пр мой-Ь цгКt jгде Ьц - врем  цикла задержки; Tg период повторени  генератора 4; число, записанное в счетчик 12 импульсов; - текуща  дискретна  величина цикла задержки,К - посто нный коэффициент отношени  периодов повторени . , из последней формулы видно, что при увеличении 1„ уменьшаетс  наклон пр мой к оси абсцисс. При реализации различных кривоинейных законов задержки устройством дискретна  величина задержки не мен етс  и остаетс  посто нной, а врем  в течение которого эта задержка осуществл етс , мен етс  согласно остроенной ступенчатой аппроксимаии плавной кривой. При получении криволинейного заона задержки (фиг. За) выходные оразр дные импульсы положительной ол рности с дешифратора 8 поочередо открывают один из элементов IО овпадени , начина  со старшего раз да и конча  младшим разр дом за рем , равное циклу задержки,т.е. текущее дискретное врем  цикла задержки убьгоает в соответствии с этим законом. При получении задержки зондирующих импульсов (фиг. Зб) выход- . ные поразр дные импульсы с дешифратора 8 поочередно открывают один из элементов 0 совпадени , начина  с младшего разр да и конча  старшим разр дом. Из приведенных примеров видно, что реализаци  любого закона задержки импульсов получаетс  при помощи соответствук щх подключений в коммутаторе 14 элементов 10 совпадени  согласно ступенчатой аппроксимации реального.закона и определени  текущ го значени  числа N. При получении криволинейных законов задержки в общем случае измен етс  коэффициент делени  с выхода счетчика 6 импульсов. Программа законов задержки непосредственно закладываетс  в диодную пере ключаницуюс  матрицу коммутатора 14, входы которой св заны с выходами дешифратора 8, а выходы - с разрешающими входами элементов 9 и 10 совпадени . Репрограммирование устройства производитс  соответствующей коммута ции входов и выходов переключающейс  диодной матрицы коммутатора 14 при помощи Переключателей, исход  из тре бований нового закона задержки. Дикость пам ти программного устройс ва определ етс  разр дностью счетчиков 5,6 и 12 импульсов|дешифратора 8 и разр дногтью переключакщейс  матрицы коммутатора 14, Благодар  такому построению программного устройства пам ть его сохран етс  при отключени источника питани . Дл  получени  за нов задержки импульсов, измен нющхс  от цикла к циклу, с выхода триггера старшего разр да счетчика 6 им пульсов логическа  единица после окончани  каждого цикла работы подаетс  на вход регистра 13 сдвига, выходов которого движуща с  логичес ка  единица от цикла к циклу воз-действует на соответствукицие входы коммутатора 14 дл  подключени  элементов 9 и 10 совпадени  и выходам дешифратора 8 Дл  получени  запрограммированного закона задержки. В и вестном и предлагаемом устройстве задержка входных импульсов преобраз етс  в двоичный параллельный код чи ла, В известном-устройстве это техническое решение реализовано дл  автоколебательного процесса, причем звестное устройство сложно. Предлагаемое устройство выполнено полностью на интегральных микросхемах , имеет один источник питани  и гораздо проще в схемном исполнении, чем известное устройство благодар  чему удалось довести весо-габаритные характеристики его до необходимой величины. Формула изобретени  1. Устройство дл  задержки импульсов с программным з равлением, содержащее два автоколебательных генератора , выход каждого из которых подключен к счетному входу соответствующего двоичного счетчика импульсов, программное устройство, отличающеес  тем, что, с целью уменьшени  времени репрограммировани  при реализации законов задержки от начала координат и упрощени  устройства, в него введень два триггера, ретрансл тор , устройство сравнени  кодов, а программное устройство содержит регистр сдвига, коммутатор, дешифратор, элементы И и ИЛИ, двоичйый счетчик импульсов , при этом первый вход програмного устройства подключен к последовательно соединенным регистру сдвига, коммутатору , выходы которого соединены с разрешающими входами первого и пораз-; р дных элементов И, а их выходы через элемент соединены со счетным входом двоичного счетчика импульсов , выходы с которого  вл ютс  поразр дными выходами программного устройства , поразр дные выходы дешифратора соединены с управл кнцими входами коммутатора, второй вход программного устройства соединен с первым элементом И, а третий вход - с установочным входом двоичного счетчика импульсов, причем вход устройства соединен со счетными входами двух триггеров и с первым входом ретрансл тора, выход первого триггера подключен ко входу первого автоколебательного генератора и к.установочному входу первого двоичного счетчика импульсов, поразр дньш выходы которого соединены с соответствующими входами устройства сравнени  кодов, выход Bfoporo триггера подключен ко входу второго автоколебательного генератора, к установочному входу второго двоичного счетчика импульсов и к третьему входу(54J DEVICE FOR DELAYING PULSES WITH SOFTWARE CONTROL The invention relates to a pulse technique and can be used in logic devices. automatics, computer engineering, and also in devices with programmed control.  Known high-speed digital delay line with software control, which includes a set of delay elements, as well as a set of electronic keys for these elements.  This device allows you to save the form of the delayed signal, has a small initial delay at the beginning of the delay cycle, and has a high speed l.  However, due to the fact that the delay time for each element increases exponentially in accordance with the increase in its number, this device can only realize quadratically increasing laws of the delay of input pulses and does not allow obtaining a smooth delay of input pulses according to any law, changing from cycle to cycle.  The closest in technical essence to the proposed device is a delay device comprising a crystal oscillator, a second oscillator, frequency dividers, binary counters, comparators, a memory device, a phase detector, a low-pass filter that provides high accuracy of the delay pulses through the formation of a reference pulse sequence. crystal oscillator, allows one to smoothly delay one sequence of pulses relative to another for a given program e 2.  However, the known device has a large initial delay at the beginning, since the minimum delay is determined by the difference in repetition periods of pefmH generators L only in the auto-oscillatory mode, and not in the standby mode, does not allow reprogramming by the law of a smooth delay of pulses due to the use of this a storage device, which requires several power sources for power, which leads to an increase in the size and weight of the entire device.  The purpose of the invention is to reduce the reprogramming time when implementing the laws of delay from the origin and simplifying the device.  To achieve this goal, a program-controlled pulse delay device containing two auto-oscillator generators, each output connected to the counting input of the corresponding double pulse counter, a software device, two triggers, a translator, a code comparison device, and a software the device contains a shift register, a switch, a decoder, elements AND and OR, a binary pulse counter, with the first input of the software device connected to serially connected registers the shift, the switch, the outputs of which are connected to the permitting inputs of the first and bit elements AND, and their outputs through the OR element are connected to the counting input of a binary pulse counter, the outputs of which are the programmable outputs of the software device, the bit outputs of the decoder are connected to the control inputs of the switch, the second input of the software. the device is connected to the first element, and the third input is to the installation input of a binary pulse counter, the device input is connected to the counting inputs of two triggers and to the first input of the repeater, the output of the first trigger is connected to the input of the first self-oscillating generator the pulse counter, whose bit outputs are connected to the corresponding inputs of the code comparison device, the output of the second trigger is connected to the input of the second self-oscillating generator, to the installation The second input of the second binary pulse counter and the third input of the software device, the bit outputs from the second binary pulse counter are connected to the corresponding one-bit inputs of the decoder and software elements AND, the high-level output of the second binary pulse counter is connected to the first trigger input of the second trigger and the input of the software device, the second input of which is connected to the output of the second self-oscillating generator, the bit outputs of the software device are connected with the corresponding inputs of the code comparison device, and its output is connected to the second input of the repeater.  The repeater contains elements AND, OR and a driver on the leading edge, the first input of the repeater is connected to the main input of the element AND, and the enabling input is connected to the input of the pulse shaper on the leading front and connected to the second input of the repeater, the output of the element And is connected one of the inputs of the OR element, the other input of which is connected to the output of the imager on the leading edge, the output of the OR element is connected to the fault input of the first trigger and to the output of the device.  FIG.  1 shows the functional electrical circuit of the proposed device; in fig.  2 and 3 are timing diagrams, according to the principle of operation of the device.  The device contains two triggers and 2 types O Kdva of inhibited self-oscillatory oscillators 3 and 4; binary counters 5 and 6 pulse-g COBJ software device 7, in which the decoder 8 is included, the first element 9 is a match, bit elements 10 are matches, connected only to the direct outputs of the bits of the counter 6 pulses, the element OR 11, a binary counter 12 pulses ,. shift register 13, switch 14; code comparison device 15; a repeater 16, consisting of a match element 17, a driver 18 on a front, front edge and an element OR 19.  The device operates as follows. In the initial state, when the supply voltage is turned on and there are no probe pulses at the device input, the triggers 1 and 2, as well as the triggers in the cells of the 5.6 and 12 pulses, are set arbitrarily.  Suppose that at the output of flip-flop 1 there will be a logical unit, then it will arrive at the control input of the decelerated self-oscillating generator 3.  As a result of its action, the feedback circuit in the generator 3, t is closed. e.  the prohibition is removed (logical O), and it starts generating a series of pulses, which is fed to the counting input to fill the counter of 5 pulses.  From the direct and inverse pj bit outputs of the pulse counter 5, the varying parallel binary code of the number is removed and fed to the corresponding inputs of the device 15 of the code comparison.  As soon as the code of the number recorded in the pulse counter 5 coincides with the code of the number recorded in the pulse counter 12, the device 15 compare the codes at its output into a logical unit that enters the input of the driver 18 of the pulses on the leading edge.  From the output of the imaging unit 18 a pulse of short duration, the leading front of which coincides with the leading edge of the input logic unit, passes through the OR 19 element to the installation input of trijpa 1.  The trigger 1 is transferred, and at its output a logical zero is set, which goes to the installation input of the pulse counter 5 and to the control input of the generator 3 in order to interrupt the process of its generation.  The pulse counter 5 will become in a position where a logical zero is set at its direct bit output outputs and a logical one at the inverse outputs.  Thus, when the supply voltage is turned on, the triggers 1, the generator 3 and the counter 5 pulses are set to their initial state.  Consider how the trigger 2 is set to its initial state, the self-oscillating oscillator 4 and the binary counters 6 and 12 pulses are inhibited when the supply voltage is applied to the device.  The trigger 2 after the end of the transient processes is set in such a position that at its output there is a logical unit, which then controls the input of the stalled auto-oscillator generator 4.  A self-oscillating process occurs in generator 4 and a series of pulses appear at its output.  The principle of operation of the generators 3 is identical.  22 Passing to the input: a pulse of 6 pulses of a series of pulses begins its filling.  At the end of this process, when the high-order trigger cell is triggered, the logical unit acts on the setup input of trigger 2.  The trigger 2 is transferred and reset, its output is a logical zero, which will cause a breakdown of the self-oscillation process in the generator 4 and simultaneously go to the installation inputs of the counters 6 and 12 pulses.  The counters 6 and 12 pulses will return to their original position when a logical zero is set at their direct bit outputs and a logical one at the inverse outputs.  In this case, the numbers. 5 and 12 pulses recorded in the counters will coincide.  Therefore, at the output of the device 15, the comparison of the codes will be a logical unit, this is where the automatic process of setting the entire device to its original state when it is supplied to its supply voltage ends.  It should be noted that the repetition period of the output pulses from generator 3 is significantly less than the repetition period from generator 4.  The first probe pulse arriving at the device input acts on the triggers 1 and 2 and simultaneously passes through the elements 17 and 19 at the device output, since a logical unit arrives at the enabling input of the coincidence element 17 from the output of the code comparison device I5.  The delay introduced by the device to the first probe pulse at the beginning of the delay cycle will be minimal and about. 30 NS.  From the known devices, in which the delay of the first probe pulse at the beginning of the cycle begins immediately with a certain amount of delay (for a known device equal to the period difference b), the proposed device provides a retransmission from the input to the output of the first probe pulse with the minimum possible delay, introduced by elements 17 and 19.  Therefore, according to any law, the delay of pulses by a device will always start from the origin, t. e.  from nol.  The trigger 1 under the influence of the first probe pulse does not have time to change its state, since its fault input enters a pulse with a minimum delay relative to the probe one in order to maintain the trigger position with the trigger.  The trigger 2 is reset, changing its state from zero to one, will start the generation of pulses by generator 4, from the output of which they are fed to the counting input of the counter 6 pulses.  The parallel binary code of the number of cells of the counter of 6 pulses removed from the basic bit outputs goes through the matching elements 10 to the input of the OR element 11 to convert it from parallel to a serial code, which then arrives at the counting input of the binary counter of 2 pulses to fill it.  Moreover, binary counters of 5 and 12 pulses are identical to w.  As soon as the code of the number recorded in the counting 12 pulses is changed relative to the counter of 5 pulses, the code comparison device 15 will output a logical zero at its output, which will go to the enabling input of the matching element 17 to prevent the minimum delay from passing the probe pulses through this element.  As a result of the prohibition of the passage of probe pulses from the input to the output of the device, there will be no waste pulses nor to the installation input of the trigger 1.  The arrival of the following probe pulses at the device input will change the state of trigger 1 and will confirm the state of trigger 2.  Trigger 1 is thrown and a logical unit is set at its output, which removes the prohibition from the installation input of the counter 5 pulses and from the control input of the braked self-oscillator generator 3, which will cause the generation of pulses and fill the binary counter 5 pulses.  A decelerated auto-oscillator generator 3 sets the minimum discrete amount of time for a smooth delay of probe pulses which is equal to the repetition period Tu of its output pulses and ranges from fractions to units of the ISS, depending on the set pulse frequency of the output pulses.  A braked auto oscillator 4 sets the minimum delay cycle time, which is equal to the period; repetition of its output pulses and may take ttaTb values from units to ten ms depending on the set frequency of the generated pulses of 8 8 ow.  The pulse counter 5 will be filled until the parallel codes of numbers from the output of the counters 5 and 12 pulses coincide at the input of the code comparison device 15, which in this case produces a logical unit at its output that arrives at the leading edge .  A pulse shaper 18 at its output will generate a positive polarity pulse, delayed relative to the probe pulse, which passes through element 19 to the device output and simultaneously resets trigger 1.  Thus, the probing pulses are delayed by the current dscret time value, determined by the formula-t / j} JyTf where b „l is the current discrete value of the probing pulses delay time; N, j is the number recorded in the pulse counter 5; T is the repetition period of the output pulses from the generator 3, equal to the minimum value of the delay of the input pulses.  Setting the trigger I to its original state will cause the cessation of the generation of pulses with generator 3 and the return of the counter of 5 pulses to its original position when on its individual ones. the direct outputs will be a logical zero, and on the inverse outputs there will be a logical unit. At this time, generator 4 and pulse counters 6 and 12 continue to operate, counting the time equal to the delay cycle.  Consequently, the codes of numbers from the output of the counters 5 and 12 pulses will not match, and the device 15 of the code comparison is a logical zero.  Therefore, at the output of the device, no delayed probe pulses will be absent.  Arriving at the input of the device following a pulse in time of the probe pulses will trigger the trigger I and will again cause generation.  and pulses with generator 3 and filling the counter 5 pulses until a new match of the codes of numbers from the output of the counters 5 and 12 pulses in the device 15 comparison codes.  At the output of the device 15, a logical unit is produced, from which a positive polarity pulse is generated, which is delayed relative to.  start delay cycle on. A new discrete value of t and passing through element 19 to the output of the device, it simultaneously acts on resetting trigger 1 to the initial state.  Therefore, it will continue with the discrete delay of the probe pulses.  The magnitude of each discrete delay value is equal to the repetition period of X pulses per oscillator 3. With a small discrete delay magnitude, a sufficient degree of accuracy can approximate any law of smooth delay of probe pulses at a delay cycle time that exceeds the delay value by several orders of magnitude.  When the trigger trigger of the 6-pulse counter triggers and the logical unit resets trigger 2 to its initial state, then the full smooth delay cycle ends and the device returns to its original position prepared for the next probe pulses.  When the next probes of the PULSE pulses come to the device, a new cycle of operation begins.  Consider the operation of the device when the delay of probe pulses occurs according to any programmed law that changes from cycle to cycle. This device provides for automatic change of the laws of delay from cycle to cycle.  In switch 14, the executive authority of the software device implements the law of delay, which is to apply for appropriate permissions to the passage of pulses from the output of the counter 6 pulses to the input of the OR I1 element or to prohibit their passage with the help of a logical Vol. the delay of the probe pulses according to a linear law. In this case, a logical zero is supplied to all the permissive inputs of the elements 10 of the match, and the input of the element 9 of the match is the logical Esca unit, t. The direct direct outputs from the counters of the 6 pulses are turned off. As a result, the pulses from the output of the generator 4 will directly go through the coincidence elements 10 and the OR 11 elements to fill the counter of 12 pulses. Since the device’s discrete delay value is constant and equal to the period repetition Tj of the generator 3, and the time during which this delay is dry.  if there is also a constant value, then a smooth forward (Fig. 2a), defining the law for. ; The probe pulse holders during the delay cycle can be replaced by its stepwise approximation.  If the delay time is delayed on the ordinate axis, and the current cycle time is on the abscissa, then the slope of the linear law of delay relative to the abscissa axis can be changed by alternately connecting one of the coincidence elements 10 to the time of the delay cycle from the lowest bit to the highest one, turning off the rest (FIG. 26, c, d).  Connecting the high-order match element 10 to the low-order leads to a decrease in the pulse frequency filling the pulse counter 12, thereby increasing the delay time of each discrete delay value by the device, resulting in a decrease in the slope of the direct delay law to the abscissa axis i Cycle time the delay equals from where N / 31 -t c I Tg. The current discrete time of the delay cycle is determined and the expressions.  v we assume that we obtain the equation direct-b cgKt j where b c is the time of the delay cycle; Tg generator repetition period 4; the number recorded in the counter 12 pulses; - current discrete value of the delay cycle, K - constant ratio of repetition periods.  From the last formula, it can be seen that with an increase of 1 °, the inclination of the line to the abscissa axis decreases.  When the device implements various curvilinear delays, the discrete value of the delay does not change and remains constant, and the time during which this delay takes place varies according to the stepwise approximation of the smooth curve.  Upon receipt of a curved delay delay (FIG.  For) the output positive pulses of positive polarity from the decoder 8 alternately open one of the elements of IO, starting with the highest order and ending with the least significant repair equal to the delay cycle, t. e.  the current discrete delay cycle time is in accordance with this law.  Upon receipt of the delay of the probe pulses (FIG.  Zb) output-.  The serial bit pulses from the decoder 8 alternately open one of the elements 0 of the match, starting with the least significant bit and ending with the most significant bit.  From the above examples, it can be seen that the implementation of any pulse delay law is obtained by using the corresponding connections in the switch 14 of the elements 10 to coincide according to a stepwise approximation of the real. law and determine the current value of the number N.  Upon receipt of curvilinear laws of delay, in the general case the division factor from the output of the counter 6 pulses changes.  The delay law program is directly embedded in the diode switchboard matrix of the switch 14, the inputs of which are connected to the outputs of the decoder 8, and the outputs to the enabling inputs of the matching elements 9 and 10.  Reprogramming of the device is carried out by the corresponding switching of the inputs and outputs of the switching diode array of the switch 14 using Switches, based on the requirements of the new delay law.  The wildness of the memory of the software device is determined by the digit size of the counters 5.6 and 12 pulses | of the decoder 8 and the switching matrix of the switch 14, thanks to this construction of the software device, the memory is saved when the power supply is disconnected.  To obtain pulse delays that change from cycle to cycle, from the output of the high trigger trigger of the counter 6 pulses, the logical unit after the end of each cycle of operation is fed to the input of the shift register 13, the outputs of which move from logic to cycle. - acts on matching the inputs of the switch 14 for connecting elements 9 and 10 of the match and the outputs of the decoder 8 To obtain the programmed delay law.  In the well-known and proposed device, the delay of the input pulses is converted into a binary parallel code of a number. In the known device, this technical solution is implemented for a self-oscillating process, and the well-known device is complicated.  The proposed device is made entirely on integrated circuits, has one power source and is much simpler in circuit design than the known device, due to which it was possible to bring its weight and dimensional characteristics to the required value.  Claim 1.  A device for delaying pulses with software, containing two self-oscillatory oscillators, the output of each of which is connected to the counting input of the corresponding binary pulse counter, a software device, characterized in that, in order to reduce the reprogramming time when implementing the delay laws from the origin and simplifying the device , it introduces two triggers, a repeater, a device for comparing codes, and a software device contains a shift register, a switch, a decoder, elements of AND and IL , Dvoichyy pulse counter, wherein the first input device software connected to the series-connected shift register, the switch outputs are connected to the enabling input of the first and poraz-; And, and their outputs are connected through an element to the counting input of a binary pulse counter, the outputs from which are the binary outputs of the program device, the bit outputs of the decoder are connected to the control inputs of the switch, the second input of the program device is connected to the first element And, and the third input is with the installation input of the binary pulse counter, the device input is connected to the counting inputs of two triggers and to the first input of the repeater, the output of the first trigger is connected to the input of Vågå self-oscillating oscillator and. to the installation input of the first binary pulse counter, whose output outputs are connected to the corresponding inputs of the code comparison device, the trigger output Bfoporo is connected to the input of the second self-oscillating generator, to the installation input of the second binary pulse counter and to the third input .13.13 Программного устройства, поразр дные выходы со второго двоичного счетчика импульсов соединены с соответствующими поразр дными входами дешифратора и элементов И программного устройства , выход старшего разр да второго двоичного счетчика импульсов соединен со сбросовым входом второго триггера и с первым входом програм много устройства, второй вход которого подключен к выходу второго автоколебательного генератора, поразр дные выходы спрограммного устройства, соединены с соответствующими входами устройства сравнени  кодов, а его . выход подключен ко второму входу ретрансл тора .The software device, the bit outputs from the second binary pulse counter are connected to the corresponding bit inputs of the decoder and the software device elements, the high bit output of the second binary pulse counter is connected to the second input of the second trigger, and the second input is connected to the output of the second self-oscillator generator, the serial outputs of the program device are connected to the corresponding inputs of the code comparison device, and its . the output is connected to the second input of the repeater. 2. Устройство по п.1, о т л ичающеес  тем, что ретрансл тор содержит элементы И, ИЛИ и фор66722142. The device according to claim 1, wherein the repeater contains AND, OR, and FOR elements 6672214 мирователь по переднему фронту, причем первый вход ретрансл тора соединен d ОСНОВ1ШМ входом элемента И, а разрешающий вход подключен ко входу 5 формировател  импульсов по переднему фронту и соединен со вторым входом ретрансл тора, выход элемента И соединен с одним из входов элемента ИЛИ, другой вход которого подключен к выходу формировател  по переднемуworld leader is on the leading edge, the first input of the repeater is connected to d BASIC1SHM input of the AND element, and the enabling input is connected to the input 5 of the pulse former on the leading edge and connected to the second input of the repeater, the output of the AND element is connected to one of the inputs of the OR element, the other input which is connected to the front driver output фронту, выход элемента ИЛИ соединен со сбросовым входом первого триггера и с выходом устройства.the front, the output element OR is connected to the fault input of the first trigger and the device output. 15 . Источники информации,15 . Information sources, прин тые во внимание при экспертизеtaken into account in the examination 1.Патент США № 4016511, кл. 333-29, опублик. 05.04.77.1. US Patent No. 4016511, cl. 333-29, published. 04/05/07. 2.Патент США. № 3913021,2. US Patent. No. 3913021, кл. 328-62, опублик. 14.10.75(npqTOTHn)cl. 328-62, published. 10/14/75 (npqTOTHn)
SU792852429A 1979-12-14 1979-12-14 Programme-control device for delaying pulses SU866722A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792852429A SU866722A1 (en) 1979-12-14 1979-12-14 Programme-control device for delaying pulses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792852429A SU866722A1 (en) 1979-12-14 1979-12-14 Programme-control device for delaying pulses

Publications (1)

Publication Number Publication Date
SU866722A1 true SU866722A1 (en) 1981-09-23

Family

ID=20864723

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792852429A SU866722A1 (en) 1979-12-14 1979-12-14 Programme-control device for delaying pulses

Country Status (1)

Country Link
SU (1) SU866722A1 (en)

Similar Documents

Publication Publication Date Title
CN111600583A (en) Random frequency triangular wave generator based on diffusion memristor and current transmitter
US3423683A (en) Binary random number generator using switching tree and wide-band noise source
SU866722A1 (en) Programme-control device for delaying pulses
RU2718218C1 (en) Pulse sequence generator
JPS6253968B2 (en)
JPH08279281A (en) Timing circuit
RU2133552C1 (en) Pulse generator with normalized phase noise
JP2620391B2 (en) Delay circuit
SU1550604A1 (en) Shaper of signals of special shape
RU2010323C1 (en) Device for static modelling condition of test object
RU2256290C2 (en) Device for phase lock of generated pulse train to external trigger pulse
SU1555858A1 (en) Controllable frequency divider
SU385277A1 (en)
SU1003025A1 (en) Program time device
RU2003988C1 (en) Device for detecting periodic pulse sequences and evaluating period of the sequences
SU834852A2 (en) Generator of radio pulses with random parameters
SU699661A1 (en) Device for lagging square-wave pulses
SU1103352A1 (en) Device for generating pulse trains
SU746945A1 (en) Pulse repetition frequency divider by 5,5
RU2110146C1 (en) Gray-code pulse counter
RU2036555C1 (en) Frequency divider
SU1322431A1 (en) Pseudorandom code generator
SU987613A1 (en) Information input device
SU1228235A1 (en) Pulser
SU1228232A1 (en) Multichannel pulse sequence generator