Изобретение касаетс радиотехники и может быть использовано в устройства измерительной и вычислительной техники. По основному авторскому свидетельст № 529552 известно устройство дл задержи; пр моугольных импульсов, содержащее генератор счетных импульсов, три вентил , два триггера, инвертор, дифференцирующую цепь, двоичный реверсивный счетчик, дешифратор нул , блок з держки фронта импульса 1. Недостатком известного устройства вл етс зависимость точности восстанов лени задержанных импульсов от их длительности Это объ сн етс тем, что при преобразовании длительности задерживаемых импульсов в счетное число импульсов используегс одна фиксированна частота следовани счетных импульсов . При этом нормированна погрешност дискретизации, равна 0 - , сильно зависит от длительности задерживаемого импульса. Например, если Т измен етс в сотни раз, то погрешность сГ тоже будет измен тьс в сотни раз. Така зависимость cf. от С вл етс большим недостатком , например, при использованни известного устройства задержки в статистических анализаторах выбросов случайных процессов. Цель изобретени . - уменьшение зави симости точности восстановлени задержанных импульсов от их длительности. Дл этого в устройство по основному авт. св. hfe 529552, содержащее генератор счетных импульсов, соединенные последовательно первый ц второй вентили, реверсивный счетчнк, третий вентиль, дешифратор нул , подключенный входами к выходам реверсивного счетчика, а выходом через первый триггер к входу первого вентил и через второй триггер к входу третьего вентил , включенные между вторыми входами триггеров соединенные последовательно инвертор и блок задержки фронта импульса, выход первого вентил через дифференцирующую цепь подключен к входу блока задержки фронта импульса введен управл емый делитель частоты, подключенный сигнальным входом к выходу генератора счетных импульсов, входом упра лени - к выходу переполнени и входу старшего разр да ревержнвного счетчика входом сброса - к выходу дешифра -ора нул и выходом - к сигналы1ым входам первого и второго вентил . На чертеже изображена структурна схема устройства. Устройство содержит генератор счет ных импульсов 1, первый вентиль 2, второй вентиль 3, реверсивный счетчик третий вентиль 5, дешифратор нул б, первый триггер 7, второй триггер 8, инвертор 9, блок задержки фронта импульса Ю, диф(ереннируюшую цепь 11, управл емый делитель частоты 12. Устройство работает следующим образом . В исходном положений на управл ющ входе вентил 2 имеетс разрешающее напр жение с выхода триггера 7 н коэф циент делени управл емого делител частоты 12 равен . Пр моугольны импульс, который необходимо задержива поступает через вентиль 2 на управл к щий вход вентил 3, с помощью которог счетчик 4 заполн етс импульсами, посту лающими с выхода генератора 1 через делитель частоты 12 на сигнальный вхо вентил 3. Длительность задерживаемог импульса v-fB-cA, где S - максимальное число, которое может быть записано в счетчик 4; J т Дт . период следовани счетных им пульсов генератора 1, При этом происху дит переполнение счетчика 4 н импульс перёйолиеи с выхода счетчика 4 поступает на вход управлени делители частоты 12, коэффициент делени которого с приходом каждого h -го импульса управлени уст навливаетс по формуле N-2 на вход старщего разр да счетчика 4 производитс запись . После первого переполнени счетчика 4 на его сум мирующий вход поступают счетные импу сы с частотой следовани /2 . Если произойдет повторно переполнение счетчика 4, то в старшем разр де счетчика вновь записываетс , а счетные импульсы поступают на суммирующий вход счетчика 4 с частотой следовани /4 и т.д. Таким образом, длительность задерживаемого сигнала преобразуетс с цифровой код cj,, который определ етс из соотношений Zr-cy it 2 ui-, где Atj - период следовани счетных импульсов, поступающих-на суммирующий вход счетчика 4 после h-ro переполнени послешего. Записанный в счетчик цифровой код может хранитьс сколь угодно долго. Одновременно задерживаемый импульс подаетс на дифференцирующую цепь 11, .гдё преобразуетс в два коротких импульса . Импульс, соответствующий переднему фронту .исходного сигнала, задерживаетс блоком 1О задержки, после чего поступает на единичный вход триггера 8, Импульс, Сбответствующий заднему фронту исходного сигнала, через инвертор 9 поступает на нулевой вход триггера 7 и перебрасывает его состо ние О. При этом на управл ющем входе вентил 2 создаетс запрещающее напр жение. Пока триггер 7 находитс в такомположении , новые импульсы проходить через вентиль 2 не могут. В момент прихода задерживаемого импульса на управл ющем входе вентил 5 действует запрещающее напр жение. Выходной импульс блока задержки фронта 10 перебрасывает триггере ис этого момента на управл ющем входе вентил 5 по вл етс разрещаюкее напр жение. При этом счетные импульсы генератора 1 проход т через делитель частоты 12 и через вентиль S на вычитающий вход реверсивного счетчика 4. После того как члсло импульсов, подводимых к вычитающему входу счетчика 4, станет равным цифровому коду, введешому ранее через суммирующий вход, счетчик 4 полностью очищаетс и на шгходе дешифратора нул 6 по вл етс импульс, возвращающий, триггеры 7 н 8 и делитель частоты 12 в исходное состо ние. При этом устройство вновь готово прин ть и задержать очередной импульс. В результате двухкратного переброса трнггкра 8 на его выходе формируетс прамоугольньхй импульс , задержанный относительно исходного сигнала. Использование нового элемента-управл ющего делител частоты - .выгодThe invention relates to radio engineering and can be used in measuring and computing devices. According to the main copyright certificate number 529552, a device for detention is known; rectangular pulses containing a counting pulse generator, three valves, two triggers, an inverter, a differentiating circuit, a binary reversing counter, a decoder zero, a pulse front holder unit 1. A disadvantage of the known device is the dependence of the accuracy of restoring the delayed pulses on their duration. This is due to the fact that when converting the duration of the delayed pulses into a countable number of pulses, one fixed frequency of the pulse of the counting pulses is used. In this case, the normalized discretization error, equal to 0 -, strongly depends on the duration of the delayed pulse. For example, if T is changed hundreds of times, then the error cG will also change hundreds of times. Such a dependency is cf. C is a big disadvantage, for example, when using a known delay device in statistical analyzers of random process emissions. The purpose of the invention. - reducing the dependence of the accuracy of restoring delayed pulses on their duration. To do this in the device on the main author. St. hfe 529552, containing a counting pulse generator, connected in series the first q of the second valve, the reversible counter, the third valve, the zero decoder connected by inputs to the outputs of the reversing counter, and the output through the first trigger to the input of the first valve and through the second trigger to the input of the third valve connected between the second inputs of the flip-flops connected in series an inverter and a pulse-front delay unit, the output of the first valve is connected through the differentiation circuit to the input of the pulse-front delay unit; A frequency divider connected by a signal input to the output of the generator of counting pulses, a control input to the overflow output and an input of the higher bit of a perennial counter by a reset input to the output of the descrambler zero and the output to the inputs of the first and second valves. The drawing shows a block diagram of the device. The device contains a generator of counting pulses 1, the first valve 2, the second valve 3, the reversible counter, the third valve 5, the decoder zero b, the first trigger 7, the second trigger 8, the inverter 9, the block of the pulse front U, the differential (forward circuit 11, control The frequency divider 12. The device operates as follows. In the initial positions on the control input of the valve 2, there is a permitting voltage from the output of the trigger 7 and the division factor of the controlled frequency divider 12 is equal. The rectangular impulse that needs to be delayed goes through The valve 2 to the control input of the valve 3, with which the counter 4 is filled with pulses from the output of the generator 1 through the frequency divider 12 to the signal input of the valve 3. The duration of the delayed pulse v-fB-cA, where S is the maximum number which can be written to counter 4; J t Dt is the period following the counting pulses of the generator 1, while the counter is overflowing 4 n a pulse is transferred from the output of counter 4 to the control input of frequency dividers 12, the division factor of which with the arrival of each h th impulse control navlivaets mouth meat by the formula N-2 to the input starschego discharge counter 4 is performed recording. After the first overflow of counter 4, counting pulses are received at its summing input with a frequency of 2 /. If the counter 4 overflows again, then in the most significant bit of the counter it is recorded again, and the counting pulses arrive at the summing input of the counter 4 with the following frequency / 4, etc. Thus, the duration of the delayed signal is transformed with the digital code cj, which is determined from the relations Zr-cy it 2 ui-, where Atj is the period of the counting pulses, arriving at the summing input of counter 4 after the h-ro overflow of the next. The digital code recorded in the counter can be stored indefinitely. At the same time, a delayed pulse is applied to the differentiating circuit 11, where it is converted into two short pulses. The impulse corresponding to the leading edge of the source signal is delayed by the delay unit 1O, after which it enters the single trigger input 8, the impulse corresponding to the trailing edge of the original signal, through the inverter 9 enters the zero input of the trigger 7 and transfers its O state. the control input of the valve 2 creates a prohibitive voltage. While trigger 7 is in this position, new pulses cannot pass through valve 2. At the time of arrival of the delayed pulse at the control input of the valve 5, a prohibiting voltage acts. The output impulse of the front delay unit 10 transfers the trigger at this point at the control input of the valve 5, a gating voltage appears. In this case, the counting pulses of the generator 1 pass through the frequency divider 12 and through the gate S to the subtracting input of the reversible counter 4. After the number of pulses supplied to the subtracting input of counter 4, becomes equal to the digital code entered earlier through the summing input, counter 4 is completely cleared and on the scraper of the decoder zero 6 a pulse appears, which returns 7 n 8 triggers and frequency divider 12 to the initial state. At the same time, the device is again ready to receive and delay the next impulse. As a result of a two-fold flip triangle 8, a square-angle pulse is generated at its output, delayed relative to the original signal. The use of a new control frequency divider is a benefit.