SU866717A1 - Генератор квазирегул рных последовательностей импульсов - Google Patents

Description

t

Изобретение относитс  к импульсной и радиоизмерительной технике и может быть использрвано дл  генерировани  импульсов с произвольными интервалами между ними, в частности дл  проверки различных радиотехнических систем, использунадих принцип стробировани , синхронизации, накоплени  и т.д.

Известен генератор псевдослучайных импульсных последовательностей, содержащий генератор импульсов, регистр , сдвига с полусумматором в цепи обратной св зи, элемент И, преобразрватель числа импульсов в код, блок полусумматора и выходной регистр Cl 3.

Однако известное устройство предназначенное дл  формировани  двоичных параллельных кодов, не обеспечивает изменени  периода следовани  выходных импульсов с возможностью эффективного регулировани  этого . параметра.

Наиболее близким по технической сущности к предлагаемому изобретению  вл етс  генератор псевдослучайных импульсных последовательностей, содержащий генератор импульсов, соединенный с делителем частоты с переменныгФ коэффициентом делени и блоком программировани , выходы которого через дешифратор подключены к элементам И, другие входы которых соединены через регистр сдвига с делителем частоты с переменным коэффициентом делени , а выходы элементов И соединены со входами элемента ИЛИ f2J.

Недостатке известного генератора  вл етс  недостаточна  стабильность статистических параметров последовательностей импульсов.

Цель изобретени  - повьппение стабильности статистических параметров квазирегул рных последовательностей импульсов.

Claims (1)

1. Поставленна  цель достигаетс  тем, 4TQ в генератор квазирегул ршлх 3 последовательностей импульсов, содер жащий генератор тактовых импульсов выход которого подключен к входу ОС новного делител  частоты с переменным коэффициентом делени , блок программировани , регйс.тр сдвига с сумматором по модулю два в цепи обратной св зи, элемент И, элемент ИЛИ, дополнительно введены делитель частоты с переменным коэффициентом деле ни , элемент задержки, триггер, коммутатор и реверсивный счетчик, сумми рующий и вычитающий,входы которого подключены соответственно к первому и второму выходам коммутатора, первый вход которого соединен с выходом сумматора по модулю два, второй вход соединен с выходом элемента И, первый вход которого подключен к выходу основного и входу дополнительного делителей частоты с переменным коэффициентом делени , управл ющие входы которых подключены к выходам блока программировани , а выход дополнител ного делител  частоты с переменным коэффициентом делени  соединен с синхронизирующим входом регистра сдвига непосредственно и через элемент задержки - с первым входом триггера и установленным входом реверсивного счетчика, разр дные входы которого подключены к соответствующи разр дным выходам регистра сдвига, выходы реверсивного счетчика через элемент ИЛИ соединены со вторым входом триггера, выход которого подклю чен ко второму входу элемента И, На чертеже представлена блок-схе ма генератора квазирегул рных последовательностей импульсов. Генератор содержит генератор 1 тактовых импуль сов, делители 2 и 3 частоты с переменным коэффициентом делени , регис 4 сдвига с сумматором 5 по модулю два в цепи обратной св зи, элемент задержки, триггер 7, элемент И 8, коммутатор 9, реверсивный счетчик 10, элемент ИЛИ 11 и блок 12 програм мировани  . Генератор работает следующим образом . №тульсы с выхода генератора 1, следук цие с частотой 1, через делитель 2 поступают на вход делител  3, Частота импульсов на выходе делител  2 paвнaF -Fo/w, а на выходе делител  3-F i/v «Fu/w-иКоэффициенты делени  тип делителей 2 и 3 соответственно оп74 редел ютс  кодом, формируемым блоком 12, Код, присутствующий на первьпс выходахблока 12, определ ет коэффициент делени  m делител  2, а на вторых выходах блока 12 - коэффициент делени  п делител  3. Шпульс с выхода делител  3 переводит регистр 4 сдвига в очередное состо ние, сдвига  информацию во всех его разр дах, начина  со второго, и записыва  в его первый разр д информацию, определ емую видом обратной св зи, цепь которой содержит сумматор 5 по модулю два. Этот же импульс, задержанный элементом 6 задержки на врем Т //Ро проходит на установочный вход реверсивного счетчика 10, переписыва  в его разр ды содержимое соответствующих разр дов регистра 4 сдвига, и на первый вход триггера 7, устанавлива  его в единичное состо ние. На первом входе элемента И 8 с этого момента присутствует единичный потенциал и импульсы с выхода делител  2 начинают поступать через элемент И 8 на вход коммутатора 9. Эти импульсы коммутируютс  на суммирующий или вычитаюпщй вход реверсивного счетчика 10 в зависимости от того, какой потенциал - нулевой или единичный - присутствует на управл ющем входе коммутатора 9. Импульс на первом выходе реверсивного счетчика 10 формируетс  при его переполнении по максимуму, а на втором - по минимуму, й шульс с любого из этлх выходов через элемент ИЛИ 11 поступает на второй вход триггера 7 и, опрокидыва  его, запирает элемент И 8, Выходы разр дов регистра 4 сдвига соединены с разр дами реверсивного счетчика 10 любым способом, исключа  тот когда выход первого разр да регистра 4 сдвига соединен со входом первого разр да реверсивного счетчика 10, второй - со вторым и т.д. Это исключает элемент регул рности - в последовательности двоичных чисел, пе- реписьшаемых из регистра 4 сдвига в реверсивный счетчик 10, так как, если - двоичное число, присутствующее в разр дах регистра 4 сдвига, а N - спедукицее за ним двоичное число, то .. ИЛ.И ,-2 где К - количество разр дов регистра 4 сдвига. Однако, как правило, количество разр дов реверсивного счетчика 10 целесообразно вьгбирать меньшим, че количество разр дов регистра 4 сдв га. Импульсна  последовательность с выхода делител  2 коммутируетс  на суммирующий или вычитающий вход реверсивного счетчика 10 после по  влени  импульса на выходе элемент 6 задержки по псевдослучайному закону и определ етс  потенциалом на выходе сумматора 5 по модулю два, что в свою очередь также снижает элемент детерминированности между двум  следующими друг за другом дво ными числами, переписываемыми в ре версивный счетчик JO, Среднее значение периода квазирегулируемой последовательности им пульсов равно периоду следовани  импульсов на выходе делител  3, т.е. М (т)Т i t а дисперс 2 F2 FO определ етс  частотой следовани  импульсов на выходе делител  и количеством разр дов реверсивног счетчика 10. Максимальный во време интервал между импульсом на выходе реверсивного счетчика 10 и иютульсп на выходе делител  3 определ етс  выражением А так как распределение от О до 2 чисел, переписываемых в разр ды ре версивного счетчика 10,  вл етс  р номерным (одно из фундаментальных свойств датчика псевдослучайных на регистр сдвига), то дисперси  п риода импульсов квазирегул рной последовательности определ етс  как Измен   при помощи блока 12 значени коэффициентов делени  m и п делителей 2 и 3 соответственно и, таким образом, значени  f и F,, , можно эффективно измен ть статистические параметры квазирегул рной последова тельности импульсов. 176 Предлагаемый генератор позвол ет получить квазирегул рную последовательность импульсог с заданными статистическими параметрами с высокой стабильностью во времени последних, что характеризует его высокую надежность . Формула изобретени  Генератор квазирегул рных последовательностей импульсов, содержащий генератор тактовых импульсов, выход которого подключен к входу основного делител  частоты с переменным козф фициентом делени , блок программировани , регистр сдвига с сумматором по модулю два в цепи обратной св зи, элемент И, элемент ИЛИ, отличающий с   тем, что, с целью повьпсени  стабильности статистических параметров квазирегул рных последовательностей импульсов, в него дополнительно введены делитель частоты с переменным коэффициентом делени , элемент задержки, триггер, коммутатор и реверсивный- счетчик, суммирующий и вычитающий входы которого подключены соответственно к neiJBOMy и второму выходам коммутатора, первый вход которого соединен с выходом сумматора по модулю два, второй вход соеди-: нен с выходом элемента И, первый вход которого подключен к выходу основного и входу дополнительного делителей частоты с переменным коэффициентом делени , управл ющие входы которых подключены к выходам блока программировани , а.,выход дополнительного делител  частоты с переменным коэффициентом делени  соединен с синхрони- . зирующим входом регистра сдвига непосредственно и через элемент задержки - с первым входом триггера и установленным входом реверсивного счетчика , разр дные входы которого подклвочены к соответствующим разр дным выходам регистра сдвига, выходы реверсивного счетчика через элемент Ш соединены со вторым входом тригера , И.1ХОД которого подключен ко втоому входу элемента И. Источники информации, рин тые во внимание при экспертизе 1. Авторское свидетельство СССР 573858, к . Н 03 К 3/84, 1977. 2, Авторское свидетельство СССР 674204, кл. Н 03 К 3/84, 1977.

   ш

   в

   д

   ч:

   и

   т.