SU834936A1 - Делитель частоты следовани иМпульСОВ C пЕРЕМЕННыМ КОэффициЕНТОМдЕлЕНи - Google Patents

Description

Изобретение относитс  к радиотехнике , в частности к цифровым синтезаторам частот и цифровым фильтрам. Известен делитель частоты следова ни  импульсов с переменным коэффйЦиентом делени , в котором дл  изменени  коэффициента входной частоты импульсов используетс  счетчиковый- делите/1ь с управл емой обрат ной св зью 11}. Недостаток известного устройства невысокое быстродействие. . Наиболее бли.. кий к предлагаемому делитель частоты следовани  импульсов содержит счетчик импульсов, состо щий из последовательно соединенных счетных декад, блок опознавани  первый вход которого соединен со вхо дом счетчика, остальные входы - с соответствующими выходг№1и счетных, декад, а выход подключен к разрешаквдему входу блока управлени  счетчиком , второй вход которого соединен с выходом блока формировани  команд крсже того делитель частоты содержит еще блок формировани  выходного сиг нала, .одни выходы которого соединены с выходами счетных декад, а другие - с выходами блока формировани  команд- 2. Недостатком известного устройства  вл етс  недостаточно высокое быстродействие , св занное с задержкой момента переключени  делител  на другой коэффициент делени . Цель изобретени  - повышение быстродействи . Указанна  цель достигаетс  тем, что в делитель частоты следовани  импульсов с переменным коэффициентом делени , содержащий счетчик импульсов, блок опознавани , первый вход которого, соединен со счетным входом счетчика импульсов, а выход с первьам входом блока управлени , второй вход которого соединен с выходом блока формировани  команд, а выход - с управл ющим входом счетчика импульсов, и выходной формирователь импульсов, первый вход которого соединен с выходом счетчика импульсов , а второй вход - с выходом блока формировани  команд, введены элемент сравнени , запоминающий блок и элемент ИЛИ, первый вход которого соединен с выходом счетчика импульсов , .второй вход - с выходом элемента сравнени , а выход - с вторым входом блока опознавани , выход которого соединен с первьм входом

эапоминаюгпего блока, второй вход которого подключен к выходу блока формировани  команд и первому входу элемента сравнени , второй вход которого соединен с выходом запоминающего блока.

На чертеже приведена структурна  схема устройства.

Устройство содержит счетчик 1 импульсов, элемент 2 сравнени , блок 3 опознавани , блок 4 управлени , блок 5 формировани  команд, элемент 6 ИЛИ, запоминающий блок 7, выходной формирователь 8 импульсов.

Устройство работает следук дим образом .

Поступающие входные импульсы заполн ют счетчик 1 до состо ни  насыщени , что фиксируетс  блоком 3,на выход которого ф.ормируетс  импульс.С по влнием импульса на выходе блока 3 разрешаетс  установка коэффициента делени  k в счетчике 1 путем записи определенног кода числа от блока 5 через блок 4 и одновременно разрешаетс  запись коэффициента делени  kn в запоминают щем блоке 7 от блока 5.

Поскольку на обоих входах элемента 2 одинакова  информаци , то на его выходе сохран етс  сигнал логического О, который не вли ет на формирование сигнала логическа  1 на выходе элемента б в конце каждого цикла делени . В этом случае сигнал логическа  1 на выходе элемента 6 формируетс  при по влении сигнала логическа  1 с выхода счетчика 1, т.е. в конце каждого цикла делени . Если же в какой то момент времени внутри цикла делени  информаци  с выхода блока 5 изменитс , что означает переход на другой коэффициент делени  мг то на входы элемента 2 поступит разна  информаци : с выхода запоминающего блока7 - о коэффициенте делени  k Q , ас выхода блока 5 - о коэффициенте делени  k ai. В результате на выходе элемен v та 2 установитс  уровень логической единицы, который через элемент б пройдет на вход блока 3, что подготовит его к формированию выходного импульса в момен прихода очередного входного импульса счетчика 1. Импульс сброса с выхода блока 3 разрешит запись в запоминающем блоке 7 информации o.kojC блока 5 и прохождени  импульса установки счетчика 1 с блока 4. .

Поскольку на обоих входах элемента 2 информаци  о коэффициенте делени  k Tenepb одинакова , то на его выходе сформируетс  уровень логического нул , который поступает на элемент 6 и не преп тствует обычной цикловой работе делител  с коэффициентом делени  тех пор, пока с блока 5 изменитс  команда на следую-щий коэффициент делени  т.д.

Использование предлагаемого делител  частоты следовани  импульсов с переменным коэффициентом делени  позвол ет получить максимальное быстродействие при переходе с одного коэффициента делени  на другой, что очень важно, например, в цифровых синтезаTopax частот, где позвол ет получит|э минимальное врем  перехода с одной частоты на другую.

Claims (2)

1.Лейнов М.Л., Качалуба B.C. и Рыжков А.В. Цифровые делители частоты на логических элементах. М., Энерги , 1975, с.35.

2.Авторское свидетельство СССР

№ 577685, кл. Н 03 К 23/02, 28.01.76