Claims (2)
Изобретение относитс к импульсно технике и может быть использовано пр построении аппаратуры моделировани случайных сигналов. Известны генераторы псевдослучайных сигналов, содержащие генератор тактовых импульсов, регистр сдвига, охваченный положительной обратной св зью при помощи сумматора по модулю ,В этих генераторах состо ние первого разр да регистра сдвига опре дел етс суммированием по модулю 2 состо ний двух или более разр дов регистра, а состо ние остальных разр дов - состо нием предшествующих разр дов в предыдущем такте. Недостатком данных устройств вл етс то, что в момент включени или при воздействии помехового импул са во врем работы генератора все разр ды регистра сдвига могут прин ть нулевое состо ние, в результате чего произойдет срыв генерации. Наиболее близким по технической сущности к предлагаемому вл етс -устройство, которое содержит генератор тактовых импульсов, регистр сдви га и сумматор по модулю 2 f2 3Однако в этом устройстве при запи нулей во всех разр дах регистра сдви га генераци псевдослучайных сигналов прекращаетс . ; Цель изобретени - повышение надежности генератора псевдослучайных сигналов . Эта цель достигаетс тем, что в генератор псевдослучайных сигналов, содержащий генератор тактовых импульсов , выход которого соединен с тактовым входом регистра сдвига, выходе разр дов которого соединены с соответствукшшми входами сумматора, введены фильтр низкой частоты и последовательно соединенные первый инвертор , элемент И и второй инвертор, включенные между выходом сумматора и входом первого разр да регистра сдвига , выход одного разр да которого соединен со входом фильтра низкой часТ ОТЫ , выход которого подключен ко ВТО- рому входу элемента И. За счет этого исключаетс нулева комбинаци нэ выходах разр дов регистра сдвига в случае ее возникновени . На чертеже приведена структурна схема генератора. Предлагаемый генератор содержит генератор 1 тАктовых имПульсов,.регистр 2 сдвига, сумматор 3, первьЁй; инвертор .4, элемент И 5, фильтр низ- , кой частоты 6 и второй инвертор 7. При этом выход генератора 1 тактовых импульсов соединен с тактовым входом регистра 2 сдвига, выходы разр дов которого соединены с соответствующими входами сумматора 3. Последователь но соединенные первый инвертор 4, элемент И 5 и второй инвертор 7 включены между выходом сумматора 3 и входом первого разр да регистра сдвига 2 единичный выход одного из разр дов ко торого через фильтр низкой частоты 6 подключен ко второму входу элемента И 5. Генератор работает следующим образе. Импульсы с выхода генератора 1 так товых импульсов поступают на тактовый вход регистра 2 сдвига, охваченного положительной обратной св зью. С выхода сумматора 3 псевдослучайна последовательность импульсов поступает чере первый инвертор 4 на вход элеме та И 5, на втором входе которого при нормальной работе регистра сдвига при сутствует напр жение логической единицы , поскольку фильтр низкой часто . ты 6 выдел ет посто нную составл ющую однопол рной псевдослучайной последовательности импульсов. В этом случае положительна обратна св зь замину та и последовательность импульсов поступает с выхода элемента И 5 чере второй инвертор 7 на вход первого ра р да регистра сдвига. В случае запол нени нул ми всех разр дов регистра сдвига, и прекращени генерации на вы ходе фильтра низкой частоты через интервал времени, определ емый его посто нной времени, формируетс напр жение логического нул , снимаемо с «единичного выхода одного из разр дов регистра сдвига. На выходе элемента по вл етс напр жение логического ну л , а на выходе второго инвертора логической единицы, котора записываетс в первый разр д при поступлении очередного тактового импульса. При по влении напр жени логической единицы на единичном выходе разр да регистра сдвига, к которому подключе )Н фильтр низкой частоты, на выходе оследнего также формируетс напр ение логической единицы, поступающее а вход элемента И, Обратна св зь амыкаетс , и в регистре сдвига форируетс псевдослучайный сигнал. Исключение запрещенной нулевой комбинации позвол ет существенно no-i высить надежность генератора псевдослучайных сигналов, при этом повышение надежности достигаетс незначительным увеличением энергопотреблени и общего числа примен емых элементов . Особенно эффективно применение предлагаемого генератора псевдослучайных сигналов в услови х помеховых импульсов в цеп х питани , силовых каводок в информационных цеп х, а также при использовании дискретноперестраиваемого генератора тактовых импульсов.. Формула изобретени Генератор псевдослучайных сигналов, содержащий генератор тактовых импуль- сов, выход которого соединен с тактовым входом регистра сдвига,-выходы разр дов которого соединены с соответствующими входами сзмматора, о тличающийс тем, что, с целью повышени надежности, в него введены фильтр .низкой частоты и последовательно соединенные инвертор, элемент И и второй инвертор, включенные между выходом сумматора и входом первого разр да регистра сдвига, выход одного разр да которого соединен со входом фильтра низкой частоты, выход которого подключен ко второму входу элемента И. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 283286, кл. Н 03 К 3/82, 1968. The invention relates to a pulse technique and can be used in the construction of equipment for modeling random signals. Pseudo-random signal generators are known that contain a clock pulse generator, a shift register covered by positive feedback using a modulo adder. In these generators, the state of the first bit of the shift register is determined by modulo 2 of two states of two or more register bits, and the state of the remaining bits is the state of the previous bits in the previous measure. The disadvantage of these devices is that at the moment of switching on or under the influence of an interfering impulse during the operation of the generator, all bits of the shift register can assume a zero state, as a result of which generation is disrupted. The closest in technical essence to the present invention is a device that contains a clock pulse generator, a shift register, and a modulo 2 f2 3 However, in this device, when recording zeros in all bits of the shift register, the generation of pseudorandom signals is stopped. ; The purpose of the invention is to increase the reliability of a pseudorandom signal generator. This goal is achieved by the fact that a pseudo-random signal generator, containing a clock pulse generator, whose output is connected to the clock input of the shift register, the bit output of which is connected to the corresponding inputs of the adder, a low-frequency filter and the first inverter connected in series, and the second inverter connected between the output of the adder and the input of the first bit of the shift register, the output of one bit of which is connected to the input of the low time filter ОТ OTi, the output of which is connected to the VTO at the input of the element I. Due to this, the zero combination of the output of the shift register bits in the case of its occurrence is eliminated. The drawing shows a structural diagram of the generator. The proposed generator contains a generator of 1 Tactic Pulses,. Register 2 shift, adder 3, first; inverter .4, element 5, low-pass filter 6 and second inverter 7. At the same time, the output of the generator 1 of clock pulses is connected to the clock input of the shift register 2, the outputs of the bits of which are connected to the corresponding inputs of the adder 3. Sequentially connected the first Inverter 4, element 5 and second inverter 7 are connected between the output of the adder 3 and the input of the first bit of the shift register 2, the unit output of one of the bits of which through a low-frequency filter 6 is connected to the second input of the element 5. The generator operates as follows. The pulses from the output of the generator 1 of such pulses arrive at the clock input of the shift register 2, covered by positive feedback. From the output of the adder 3, the pseudo-random sequence of pulses goes through the first inverter 4 to the input of the element I 5, at the second input of which, during normal operation of the shift register, there is a voltage of the logical unit, since the filter is low often. You 6 allocates a constant component of a unipolar pseudo-random sequence of pulses. In this case, the positive feedback is ground and the sequence of pulses comes from the output of element 5 and the second inverter 7 to the input of the first row of the shift register. In the case of filling all the bits of the shift register with zeros, and stopping the generation at the output of the low-pass filter, a logical zero voltage is generated at a time interval determined by its constant time, removed from the single output of one of the shift register bits. At the output of the element, a voltage of logic zero appears, and at the output of the second inverter of logic one, which is written to the first bit when the next clock pulse arrives. When the voltage of a logical unit appears at the unit output of the shift register, to which the low-pass filter is connected, the voltage of the logical unit is also generated at the output of the last one, and the input of the element And Feedback is formed, and the shift register is rotated pseudo-random signal. The elimination of the forbidden null combination allows no-i to significantly increase the reliability of the pseudo-random signal generator, while increasing the reliability is achieved by a slight increase in power consumption and the total number of elements used. Especially effective is the use of the proposed pseudorandom signal generator in terms of disturbing pulses in power supply circuits, power faults in information circuits, as well as when using a discrete tunable clock pulse generator. Invention generator A pseudorandom signal generator comprising a clock pulse generator whose output is connected with the clock input of the shift register, whose bit outputs are connected to the corresponding inputs of a smmator, characterized in that, in order to increase the reliability entered a low-frequency filter and an inverter connected in series, an And element and a second inverter connected between the output of the adder and the input of the first digit of the shift register, the output of one bit of which is connected to the input of the low-frequency filter whose output is connected to the second input element I. Sources of information taken into account in the examination 1. The author's certificate of the USSR 283286, cl. H 03 K 3/82, 1968.
2.Корн Г. Моделирование случайных процессов на аналоговых и аналогоМ ., Мир цифровых машинах, с.125.2. Corne G. Simulation of random processes on analog and analog., The world of digital machines, p.125.