SU580634A1

SU580634A1 - Pulse frequency multiplier

Info

Publication number: SU580634A1
Application number: SU7602365200A
Authority: SU
Inventors: Виктор Владимирович Барковский; Иван Матвеевич Жовтис; Леонид Владимирович Казачков
Original assignee: Предприятие П/Я А-7284
Priority date: 1976-06-01
Filing date: 1976-06-01
Publication date: 1977-11-15

Description

1one

Изобретение относитс к импульсной технике .The invention relates to a pulse technique.

Известен умножитель частоты имлульсов, содерл ащий генератор переменной частоты, селектор режима, буферный каскад, генератор опорной частоты, счетчик, блок пам ти, блок сравнени и выходной ;буферный каскад .1. Однако такой умножитель не обеспечивает достаточного диапазона частот.Known frequency multipliers include a variable frequency generator, a mode selector, a buffer stage, a reference frequency generator, a counter, a memory unit, a comparison unit, and an output; buffer stage .1. However, such a multiplier does not provide a sufficient frequency range.

Наиболее близким к изобретению по технической сущности вл етс умножитель частоты имлульсов, содержащий генератор опорной частоты, выход которого через делитель частоты соединен с одним входом первого счетчика, другой ВХОД которого подключен к -входу умножител , и непосредственно - с одивм входом второго счетчика, другой вход которого соединен с выходом -логического элемента ИЛИ, входы которого соединены с входом и выходом умножител частоты, причем выходы BTOpoiro счетчика поразр дно соединены с одними входами блока сравнени 2.- Этот умножитель не обеспечивает надлежащей стабильности коэффициента умножени последовательностей с неравномерным распределением импульсов.The closest to the invention to the technical essence is an multiplier frequency multiplier, containing a reference frequency generator, the output of which is connected through a frequency divider to one input of the first counter, another INPUT which is connected to the multiplier input, and directly to the input of the second counter, another input which is connected to the output of the OR logic element, whose inputs are connected to the input and output of the frequency multiplier, and the BTOpoiro outputs of the counter are connected to one input of the comparison block 2.- This the multiplier does not provide adequate stability of the multiplication factor of sequences with an uneven distribution of pulses.

Целью изобретени вл етс повышение стабильности коэффициента умножени последовательностей с неравномерным распределением импульсов. Это достигаетс тем, что в предлагаемый умножитель частоты импульсов введены Л регистров сдвига (где N - число разр дов счетчиков), входы которых соединены с выходами разр дов первого счетчика, выходы с соответствующими входами блока сравнени , а тактовые входы регистров сдвига подключены ко входу умножител частоты имнульсов .)The aim of the invention is to increase the stability of the multiplication factor of sequences with uneven distribution of pulses. This is achieved by introducing L shift registers into the proposed pulse multiplier (where N is the number of counter bits), the inputs of which are connected to the outputs of the first counter bits, the outputs with the corresponding inputs of the comparison unit, and the clock inputs of the shift registers are connected to the multiplier input. frequency of pulses.)

На чертеже дана структурна электрическа схема описываемого умножител .The drawing shows the structural electrical circuit of the described multiplier.

Умножитель содержит генератор 1 опорной частоты, делитель 2 частоты, счетчики 3 и 4, блок 5 сравнени , управл емые регистры 6-8 сдвига и логический элемент ИЛИ 9. Входные сигналы подаютс на в.ход 10, а выходной сигнал снимаетс с выхода 11.The multiplier contains 1 reference frequency generator, 2 frequency divider, counters 3 and 4, comparison block 5, controlled shift registers 6-8 and logic element OR 9. Input signals are fed to input 10, and the output signal is removed from output 11.

С каждым входным импульсом, подаваемым на вход Л О, происход т установка на нуль делител 2 и счетчика 3, продвил ение на единицу информации, записанной в регистрах б-8, передача данных о состо нии счетчика 4 на входы регистров 6-в, а затем сброс в нулевое состо ние счетчика 4. После этого импульсы генератора 1 начинают заполн ть счетчик 3 и через делитель 2 счетчик 4. Каждый раз, когда число импульсов в счетчике 3 становитс равным числу, определ емому состо нием последних чеек (на чертеже не показаны) реWith each input pulse applied to the input LO, the divider 2 and counter 3 are set to zero, the information written in registers b-8 is advanced, the status of counter 4 is transferred to the inputs of registers 6-c, and then reset to the zero state of counter 4. After that, the pulses of generator 1 begin to fill counter 3 and through divider 2 counter 4. Each time the number of pulses in counter 3 becomes equal to the number determined by the state of the last cells (not shown ) re