SU864163A1 - Устройство дл порогового контрол частоты - Google Patents

Description

Изобретение относитс  к измерител ной технике, и может быть использован в различных системах контрол  средст св зи, в частности, дл  контрол  пра вильности установки частот возбудител . Известно устройство дл  контрол частоты , содержащее частотный детектор , двухпол рный источник питани , усилитель посто нного тока, к выходу которого через резисто л подключены базы двух транзисторов разного типа (Проводимости с индикаторами в колек торных цеп х, причем вход усилител  посто нного тока через одни резисторы подключен к двум разнопо  риым вы ходам частотного .детектора, а ,з другие резисторы подключен к коллекторам транзисторов {. . однако,в р де случаеа, например при контроле -частот возбудител  сигналов частотной телеграфии с малыми сдвигами, .разретиающар. способность известного устройства недостаточна, а при необходимости контрол  еще и широкого диапазона частот устройство усложн етс . Цель изобретени  - улучшение раз:решающей способности. Поставленна  цель достигаетс , тем, что в устройстве,содержащем частотный дискриминатор, выполненный на ос .нове кольца ФАПЧ с дискретным управлением , к выходам дискриминатора подключен элемент ИЛИ, который соединен с формировател ми фронтов и через элемент И с делителем частоты, выходы делител  частоты и выход формировател  переднего фронта при этом подключены ко входам триггера RS-типа . выходы которого соединены с ключами, подключенные входами к формирователю заднего фронта, а выходы ключей соединены со входами выходного триггера RS-типа. На фиг.1 представлена блок-схема устройства дл  порогового контрол  частоты,- на|.фиг,2 - эпюры напр жений в различных точках схемы, пр сн юцие работу устройства; на фиг.З- блоксхема частотного дискриминатора на основе кольца ФАПЧ с дискретным управлением . Устройство дл  порогового контрол  частоты содержит частотный дискриминатор 1 на основе кольца фАПЧ с дискретным управлением, элемент ИЛИ 2, элемент ИЛИ 3, формирователь 4 заднего фронта, формирователь 5 переднего фронта, делитель 6 частоты, триггер 7 RS-типа, ключи 8 и 9, выходной триггер 10 RS-типа. Частотный дискриминатор выполненный на основе кольца ФАПЧ с дискретным управлением, в конце каждого периода входной частоты (.выдел ет пульсы рассогласовани  относительно средней частоты (дд кольца ФАПЧ которые,пройд  элемент ИЛИ 2, поступают на входы формирователей 4 и 5 фронтов и один из входов элемента И На второй вход элемента И 3 подаетс  опорна ; fg ) частота. Схема ФАПЧ выполнена „таким образом г.чтобы условие удержаний системы было . . - . ) где А - целое число; - величина шага стройки; fcif Ha«faTitf величина набега, фа нажазы частоты (отжатие) , « на crr-«,V-СД - отклонение частоты сигнала от ее среднего значени  (fo)f РА - величина сдвига; fo f jej- . Следовательно число импульсов fgn в пачке зон рассогласовани  на выходе элемента 3 будет А.Есливходна  частота увеличиваетс  или уменьшаетс  на величину д, то число импульсов в пачке увеличиваетс  или уменьшаетс  на один импульс. Последний фронт формировател  рас согласовани  (см,фиг,2) устанавливает на плече В триггера 7 потенциал логическа  . Пачка ВЧ-импульсов с выхода элемента 3 запускает делитель Ь, выполненный по схеме кольцевого счетчика без обратной св зи на D-триггерах и имеккций выходы 11 и 12. Делителю 6 разрешено работать только на врем , равное длительности зон рассогласовани , а между импульсами зон Доб Выч. триггеры делител  Ь устанавл ваютс  в начальное состо ние, А-й импульс пачки заставл ет сра ботать А-й триггер делител  6, кото рый устанавливает на плече Б тригге 7 потенциал логическа  . Таким образом, к приходу заднего фронта с формировател  4 ключ 8 открыт , а ключ 9 закрыт. Следовательн импульс с выхода ключа 8 устанавлив ет на плече Г триггера 10 потенциал логическа  1, Это означает,, что входна  частота находитс  в заданны пределах. С приходом следунлдей зоны рассог ласовани  триггер 7 возвращаетс  им пульсом с выхода формировател  5 в первоначальное состо ние (потенциал логическа  ч- на плече В), Допустим частота f, изменилась так, что д уменьшилась на два шага подстройки, то в этом случае А-й триггер делител  6 не сработает, и триггер 7 сохранит свое состо ние логич. ««ц ра плече В) ,при этом люч 9 будет открыт, а ключ 8 - закрыт . Импульс формировател  4 устанавливает на плече Г триггера 10 потенциал логический О Это означит , что входна  частота (fcr) вышла из заданных пределов, Ксли входна  (f,) .частота изменилась так, что увеличилась.на два щага подстройки, то в пачке ВЧ-импуль .сов по вл етс  А+1)-й импульс, который заставл ет сработать (А-и;-й триггер делител  б, под его воздействием , триггер 7 вернетс  в исходное состо ние (логическа  на плече Hi, Значит на плече Г триггера 10 установитс  потенциал логический О, Блок-схема частотного дискриминатора на основе кольца ФАПЧ с дискретным управлением (фиг,3) содержит формирователь 13 фронта сигнала ft, элементы И-НЕ 14 и 15 импульсно-фазового детектора (МФО) кольца ФАПЧ,инверторы 16 и 17, формирователь 18 фронтов сигнала f де/v t триггеры R-S-типа 19 и 20, формирователь 21 последовательностей (fon.a; foas) из сигнала fon элемент И-НЕ 22, синхронизируемый делитель 23 кольца ФАПЧ, элемент ИЛИНЕ 24, элемент И-НЕ 25. Входной сигнал fj поступает на э.пемент И-НЕ 14 и формирователь 1. На второй вход элемента 14 поступают фронты, выделенные формирователем 18 из сигнала с синхронизируемого делител  23, Импульсы с формировател  13 поступают на один из входов элемента И-НЕ 15, Элементы И-НЕ 14 и 15 образуют ИФП и определ ют знак расхождени  фаз входного сигнала f и сигнапа с выхода делител  23, Величина расхождени  сравниваемых сигналов формируетс  RS-триггерами; 19-зо-. Доб. когда идет частота нажати  (aji;20-30Ha ВычI,когда идет частота отжатие (fcwjij / Триггеры 19 и 20 управл ют схемой добавлени  - вычитани  22, 24. и 25, котора  определ ет последовательность импульсов на входе синхронизируемого делител  23, Последовательность импульсов на входе делител  23 управл етс  следующим образом. Напр жение опорной частоты поступает на формирователь 21, который , . формирует короткие импульсы по фронтам , и таким образом имеет на выходе .импульсные последовательности .e t оп.б /сдвинутые на 180 относительно друг друга. Зона Доб, разрешает прохождение импульсов по.следовательностл fpn.f через элемент И-НЕ 22, которые затем суммируютс  23 с последовательностью , и этот результат идет на делитель, при этом чб1стотэ.

-сигнала на выходе делител  23 позылшаетс .

Зона Выч. запрещает прохождение последовательности fefi.«t через элемент И-НЕ 25 и при этом частота сигнала на выходе делител  11 уменьшаетс .

Таким образом, происходит подстройка частоты следовани  импульсов последнего триггера делител  23 к частоте сигнала f.

Изобретение за счет указанного построени  схема обладает улучшенной разрешающей способностью. Работа схемы не изменитс , если входна  частота увеличитс  или уменьшитс  на величину более, чем два шага подстройки или на шаг.

И так как каждый период входной частоты анализируетс , разрешающа  способность устройства определ етс  величиной А и тем лучше, чем №ше выбрана опорна  частота. Устройство хог

jlJOLna - -,--- - -

. . .. / OinO

рошо реализируетс  на основе совреira j m ги |1 Г Г

менной базы микроэлектроники. Схема сравнительно легко может быть перестроена дл  анализа других частот.

Claims (1)

1. Авторское свидетельство СССР I 554725, кл. G 01 R 23/00, 1977. ЧТ |

& //Тна/ /Ьг с1 То/ & f /Ttni n/or il7it/& 1Тнаж(от,1-То{A(f /Гна/х/огк)ffffMOftIfffcuofr/ u/ on l(-fcmHf A fofifcfcHoH

ue.Z