SU858094A1 - Запоминающее устройство - Google Patents
Запоминающее устройство Download PDFInfo
- Publication number
- SU858094A1 SU858094A1 SU792836308A SU2836308A SU858094A1 SU 858094 A1 SU858094 A1 SU 858094A1 SU 792836308 A SU792836308 A SU 792836308A SU 2836308 A SU2836308 A SU 2836308A SU 858094 A1 SU858094 A1 SU 858094A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- counter
- output
- address
- Prior art date
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
Изобретение относится к запоминающим устройствам.
Известно запоминающее устройство, содержащее накопитель, подключенный к формирователям разрядного тока записи и к усилителям воспроизведения, выходы которых подключены к первым входам числового регистра, вторые входы которого подсоединены к кодовой шине, а выходы - к первым входам формирователей разрядных токов записи, вторые входы которых подключены к кодовой шине, подсоединенной к формирователям адресных токов записисчитывания, подключенным к концам адресных шин .накопителя, другие концы которых подключены к нагрузочным элементам £1 ].
Недостатком этого устройства является низкая надежность.
Наиболее близким техническим решением к данному изобретению является устройство, содержащее накопитель, разрядно-считывающие линии которого соединены с усилителями воспроизведения и с формирователями разрядного тока записи, подключенными к выходам числового регистра,вторые входы которого подключены к кодовым шинам, соединенным с формирователями адресных токов записи-считывания, выходы которых подключены к адресным шинам накопителя, соединенным с нагрузочными элементами [2]1 Недостатком известного устройства является низкая надежность вследствие несимметричного перемагничивания запоминающих магнитных элементов при записи l и О.
Цель изобретения - повышение надежности устройства.
Поставленная цель достигается тем, что в запоминающее устройство,соΛ держащее накопитель, усилители, формирователи разрядных токов, регистр числа и формирователи адресных токов, выходы которых подключены к адресным входам накопителя, адресные выхо ды которого соединены с одним из выводов первых элементов нагрузки, входы формирователей разрядных токов подключены к одним из выходов регистра числа, а выходы - ко входам накопителя, выходы которого соединены со входами усилителей, выходы которых подключены ко входам регистра числа, введены триггеры, клк>чи, счетчик, вторые элементы нагрузки, элемент ИЛИ и элемент И, причем выходы ключей соединены с другими выводами первых элементов нагрузки и с одними из выводов вторых элементов нагрузки, другие выводы которых подключены к шине питания, входы ключей соединены соответственно с выходами триггеров, первые входы которых подключены к выходу элемента И, а вторые входы - к выходу элемента ИЛИ, первый и второй выходы счетчика’ соединены со входами элемента И, третий выход счетчика подключен к первому входу элемента ИЛИ, вход .счетчика соединён со вторым входом элемента ИЛИ и является одним из входов устройства.
На чертеже изображена структурная схема предлагаемого устройства.
Устройство содержит накопитель
1, усилители 2, формирователи 3 разрядных токов, регистр 4 числа, счетчик 5, формирователи 6 адресных токов, первые 7 и вторые 8 элементы нагрузки, ключи 9, триггеры 10, элемент И 11 и элемент ИЛИ 12.
Выходы формирователей 6 адресных токов подключены к адресным входам накопителя 1, адресные выходы которого соединены с одними из выводов, первых элементов 7 нагрузки. Входы формирователей 3 разрядных токов подключены к’одним из выходов регистра 4 числа, а выходы - ко входам накопителя 1, выходы которого соединены со входами усилителей 2, выходы которых подключены ко входам регистра 4 числа.
Выходы ключей 9 соединены с другими вывода*® первых элементов 7 Нагрузки и с одним из выводов вторых элементов 8 нагрузки, другие выводы которых подключены к шине питания. Входы ключей 9 соединены соответственно с выходами триггеров 10, первые входы которых подключены к выходу элемента 11, а вторые входык выходу элемента ИЛИ 12. Первый и второй выходы счетчика 5 соединены
858094 4 со входами элемента И 11. Третий выход счетчика 5 подключен к первому входу элемента ИЛИ 12.
Вход счетчика 5 соединен со вто5 рым входом элемента ИЛИ 12 и является одним из входов устройства.
Устройство работает следующим образом.
В режиме записи на второй вход Ю счетчика 5 поступает сигнал, устанавливающий счетчик 5 в исходное состояние. Этот же сигнал поступает на первый вход элемента ИЛИ 12, сигнал с выхода которого устанавливает 15 триггеры 10 в О'/ состояние, что обеспечивает на их выходе управляющий потенциал, открывающий ключи 9. Открытые ключи 9 шунтируют вторые элементы 8 нагрузки, а первые эле20 менты 7 нагрузки подключаются к шине питания.
Затем поступает сигнал на опрос регистра 4 числа и сигнал на запуск формирователей 3 разрядных токов,ко25 торые вырабатывают разрядный ток положительной полярности при записи 1 или разрядный ток отрицательной полярности при записи 0.
Далее подаются сигналы запуска на формирователи 6 адресных токов. Количество этих сигналов соответствует необходимому количеству импульсов, в пачке импульсов тока записи,причем первый импульс, к при35 меру,всегда отрицательной полярности, а последний - положительный. Этот положительный импульс должен заканчиваться раньше разрядного тока записи, а для того,чтобы ампли40 туды считанных сигналов 1 и 0 были бы одинаковые, предусмотрено уменьшение амплитуды тока положительного импульса или группы положительных импульсов в пачке. Для этого сигналы, поступающие на форми45 рователи адресных токов, подаются также и на первый вход счетчика 5, с первого выхода которого после поступления нечетных сигналов подается сигнал на элемент ИЛИ 12, 50 Выходной сигнал с элемента ИЛИ 12 обеспечивает 0 состояние триггеров 10, а следовательно, шунтирование ключами 9 вторых элементов 8 нагрузки при запуске формирователя 55 6 адресного тока, вырабатывающего отрицательные импульсы в пачке импульсов тока записи. При приходе на первый вход счетчика 5 четных сигналов с его второго выхода подается управляющий сигнал на первый вход элемента И 11. Однако срабатывание элемента И 11 по четному сигна. лу запуска формирователей адресных j токов 6 произойдет после прихода определенного их количества, сигналов со второго выхода счетчика 5, т.е. при поступлении управляющего сигнала на второй вход элемента И 11 с третьего выхода счетчика. В этом случае на выходе элемента И 11 вырабатывается управляющий сигнал, по которому триггеры 10 устанавливаются в 1 состояние, закрываются ключи 9, шунти-,5 рующие вторые элементы 8 нагрузки. Это приводит к уменьшению амплитуда последнего положительного импульса в пачке импульсов тока записи или амплитуд определенного наперед за- 20 данного количества положительных импульсов в пачке импульсов тока записи за счет подключения к первым элементам 7 нагрузки вторых элементов 8 нагрузки. 25
Таким образом, установленное число уменьшенных амплитуд положительных импульсов из пачки импульсов записи обеспечивает одинаковое перемагничивание магнитных элементов накопителя 30 1 при записи 1” и 0, а тем самым сравнивает амплитуды считангалх сигналов 1 и Q в режиме считывания. Считывание происходит по сигналу, поступившему на формирователи 6 ад- 35 ресных токов.При этом опрос осущест6
Claims (2)
- Изобретение относитс к ющим устройствам. Известно запоминающее устройств содержащее накопитель, подключенны к формировател м разр дного тока за писи и к усилител м воспроизведени выходы которых подключены к пёрв1Л4 входам числового регистра, вторые входы которого подсоединены к кодов шине, а выходы - к первым входам формирователей разр дных токов записи , вторые входы которых подключены к кодовой шине, подсоединенной к формировател м адресных токов записи считывани , подключенным к концам адресных щрн .накопител , другие концы которых подключены к нагрузочным элементам р . Недостатком этого устройства вл етс низка надежность. Наиболее близким техническим решением к данному изобретению вл етс устройство, содержащее накопитель , разр дно-считывающие линии которого соединены с усилител ми воспроизведени и с формировател ми разр дного тока записи, подключенными к выходам числового регистра,вторые входы которого подключены к кодовым шинам, соединенным с формировател ми адресных токов записи-считывани , выходы которых подключены к адресным шинам накопител , соединенным с нагрузочными элементами Недостатком известного устройства вл етс низка надежность вследствие несимметричного перемагничивани запоминающих магнитных :: лементов при записи 1 и О. Цель изобретеии - повышение надежности устройства. Поставленна цель достигаетс тем, что в запоминающее устройство,содержащее накопитель, усилители, формирователи разр дных токов, регистр числа и формирователи адресных токов, выходы которых подключены к адресным входам накопител , адресные выходы которого соединены с одним кз вьшодов первых элементов нагрузки, входы формирователей разр дных токов подключены к одним из выходов регистра числа, а выходы - ко входам накопител , выходы которого соединены со входами усилителей, выходы которых подключены ко входам регистр числа, введены триггеры, , счет чик, вторые элементы нагрузки, эле мент ИЛИ и элемент И, причем выход ключей соединены с другими выводами первых элементов нагрузки и с одним из выводов вторых элементов нагрузки другие выводы которых подключены к шине штани , входы ключей соединены соответственно с выходами Т риггеров , первые входы которых подключены к выходу элемента И, а вторы входы - к выходу элемента ИЛИ, первы и второй выходы счетчика соединены со входами элемента И, третий выход счетчика подключен к первому входу элемента ИЛИ, вход .счетчика соединен со вторым входом элемента ИЛИ и вл етс одним из входов устройства . На чертеже изображена структурна схема предлагаемого устройства. Устройство содержит накопитель 1, усилители 2, формирователи 3 разр дных ТОКО.В, регистр 4 числа, счетчик 5, формирователи 6 адресных токов, первые 7 и вторые 8 элемен ты нагрузки, ключи 9, триггеры 10, элемент И 11 и элемент ИЛИ 12. Выхода формирователей 6 адрес1й 1х токов подключены к адресным входам накопител 1, адресные выходы котор го -соединены с одними из выводов, пе вых элементов 7 нагрузки. Входы фор мирователей 3 разр дных токов подключены к одним из выходов регистра 4 числа, а выходы - ко входам накогштел 1, выходы которого .соединены со входами усилителей 2, выходы которых подключешл ко входам регистра 4 числа. Выходы ключей 9 соединены с друГИ1 выводai№ первых элементов 7 Нагрузки и с одним из выводов вторых элементов 8 нагруэки, другие выводы которых подключены к шине питани . Входы ключей 9 соединены соответственно с выходами триггеров 10, первые входы которых подключены к выходу элемента 11, а вторые вход к выходу элемента И.ЛИ 12. Первый и второй выходы счетчика 5 соединен 4 со входами элемента И 11. Третий выход счетчика 5 подключен к первому входу элемента ИЛИ 12. Вход счетчика 5 соединен со вторым входом элемента ИЛИ 12 и вл етс одним из входов устройства. Устройство работает следующим образом. В режиме записи на второй вход счетчика 5 поступает сигнал, устанавливающий счетчик 5 в исходное состо ние. Этот же сигнал поступает на первый вход элемента ИДИ 12, сигнал с выхода которого устанавливает триггеры 10 в 0 состо ние, что обеспечивает на их выходе управл ющий потенциал, открывающий ключи 9. Открытые ключи 9 шунтируют вторые элементы 8 нагрузки, а первые элементы 7 нагрузки подключаютс к шине питани . Затем поступает сигнал на опрос регистра 4 числа и сигнал на запуск формирователей 3 разр дных токов,которые вырабатывают разр дный ток положительной пол рности при записи 1 или разр дный ток отрицательной пол рности при записи О. Далее подаютс сигналы запуска на формирователи 6 адресных токов. Количество этих сигналов соответствует необходимому количеству импульсов , в пачке импульсов тока записи,причем первый импульс, к примеру ,всегда отрицательной пол рности , а последний - положительный. Этот положительный импульс должен заканчиватьс раньше разр дного тока записи, а дл того,чтобы амплитуды считанных сигналов 1 и О были бы одинаковые, предусмотрено уменьшение амплитуды тока положительного импульса или группы положительных импульсов в пачке. Дл этого сигналы, поступающие на формирователи адресных токов, подаю 1с также и на первый вход счетчика 5, с первого выхода которого после поступлени нечетных сигналов подаетс сигнал на элемент ИЖ 12. Выходной сигнал с элемента ИЛИ 12 обеспечивает О состо ние триггеров 10, а следовательно, шунтирование ключами 9 вторых элементов 8 нагрузки при запуске формировател 6 адресного тока, вырабатывающего отрицательные импульсы в пачке импульсов тока записи. При приходе на первый вход счетчика 5 четных 5 сигналов с его второго выхода подаетс управл ющий сигнал на первый вход элемента И 11. Однако срабаты™ вание элемента И 11 по четному сигна лу запуска формирователей адресных токов 6 произойдет после прихода определенного их количества, сигнало со второго выхода счетчика 5, т.е. при поступлении управл ющего сигнала на второй вход элемента И 11 с третьего выхода счетчика. В этом случае на выходе элемента И 1I вырабатывает с управл ющий сигнал, по которому триггеры 10 устанавливаютс в 1 состо ние, закрываютс ключи 9, шунти- з рующие вторые элементы 8 нагрузки. Это приводит к уменьшению амплитуда последнего положительного импульса в пачке импульсов тока записи или амплитуд определенного наперед за- данного количества положительных им пульсов в пачке импульсов тока запи си за счет подключени к первым эле ментам 7 нагрузки вторых элементов 8 нагрузки. Таким образом, установленное чис уменьшенных амплитуд положительных импульсов из пачки импульсов записи обеспечивает одинаковое перемагничивание магнитных элементов накопител 1 при записи 1 и. О, а тем самым сравнивает амплитуды считан1а1Х сигна лов 1 и Q в режиме считывани . Считывание происходит по сигналу, поступившему на формирователи 6 адресных токов.При этом опрос осуществл етс одним отрицательным импульсо адресного тока считывани , а сигналы считывани поступают после усилени на усилител х 2 на входы числового регистра 4. Технико-эконоьическое преимуществ предлагаемого устройства заключаетс в том, что в результате применени Ключей и вторых элементов нагру ки, в нем обеспечиваетс одагнаковое перемагничивание магнитных элеменсигнапри записи тов в накопителе лов О и 1 и, выравни тем самым, и 1 сигналов О вание считанных значиза счет чего при считывании, тельно повышаетс надежность. 4 Формула изобретени SanoNoiHaK ee устройство, содержащее накопитель, усилители, формирователи разр дных токов, регистр числа и формирователи адресных токов, выходы Которых подключены к адресным входам накопител , адресные выходы которого соединены с одними из вы-, водов первых элементов нагрузки,входы формирователей разр дных токов подключены к одним из выходов регистра числа, а выходы - ко входам накопител , выходы которого подключены ко входам усилителей, выходы которыг соединены со входами регистра числа, отличающеес тем,что t целью повышени надежности устройства, оно содержит триггеры, ключи, счетчик, вторые элементы нагрузки, элемент ИЖ и элемент И, причем выходы ключей соединены с другими выводами первых элементов нагрузки и с одними из выводов вторых элементов нагрузки, другие выводы которых подключены к пине питани , входы ключей соединены соответственно с выходами триггеров, первые входы котор лх подключеиь к выходу элемента И, а вторые входы к выходу элемента ИШ, первыйи второй выходы счетчика соеданены со входами элемента И, третий выход счетчика подключен к первому входу элемента ИЛИ, вход счетчика соединен со вторым входом элемента ШШ и вл етс одним из входов устройства . ИСТОЧ1ШКИ информации, рин тые во внимание при экспертизе 1. А.М.Иванов и др. Вопросы потроени магнитно-электронных сменных локов ППЗУ с электрической записью информации на ферритовмх линейках. Тезисы . докладов конференции ЗУ-76. Тбилиси, 1976.
- 2. Петерсон М. Бортова пам ть на элементе микробиакс.со считыванием без разрушени информации.Перевод № 2433 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792836308A SU858094A1 (ru) | 1979-11-20 | 1979-11-20 | Запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792836308A SU858094A1 (ru) | 1979-11-20 | 1979-11-20 | Запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU858094A1 true SU858094A1 (ru) | 1981-08-23 |
Family
ID=20857804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792836308A SU858094A1 (ru) | 1979-11-20 | 1979-11-20 | Запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU858094A1 (ru) |
-
1979
- 1979-11-20 SU SU792836308A patent/SU858094A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100206713B1 (ko) | 강유전체 메모리 장치에서의 비파괴적 억세싱 방법 및 그 억세싱 회로 | |
SU858094A1 (ru) | Запоминающее устройство | |
US5394286A (en) | Method for the addressing of elementary heads of a multipack head for recording on a magnetic medium, and magnetic head implementing said method | |
SU1049976A1 (ru) | Полупосто нное запоминающее устройство | |
SU754477A1 (ru) | Способ записи информации в накопитель на ферритовых сердечниках с обратимым считыванием информации 1 | |
SU720507A1 (ru) | Буферное запоминающее устройство | |
SU942140A1 (ru) | Оперативное запоминающее устройство | |
US3673580A (en) | Information storage system | |
SU427380A1 (ru) | Запоминающее устройство типа зд | |
SU1307577A1 (ru) | Матричный коммутатор | |
SU1010731A1 (ru) | Счетное устройство,сохран ющее информацию при отключении питани | |
SU841040A1 (ru) | Запоминающее устройство на ферри-ТОВыХ СЕРдЕчНиКАХ C МОдул циЕй МАг-НиТНОгО СОпРОТиВлЕНи | |
SU395899A1 (ru) | Матричное феррит-диодное запоминающее устройство | |
SU443411A1 (ru) | Логическое запоминающее устройство | |
SU746733A1 (ru) | Полупосто нное запоминающее устройство | |
SU1381600A1 (ru) | Аналоговое запоминающее устройство | |
SU523453A1 (ru) | Накопитель запоминающего устройства | |
SU397965A1 (ru) | ||
SU841039A1 (ru) | Магнитное оперативное запоминаю-щЕЕ уСТРОйСТВО | |
SU378948A1 (ru) | Запоминающее устройство | |
SU1640815A1 (ru) | Матричный коммутатор | |
SU1129654A1 (ru) | Магнитное оперативное запоминающее устройство | |
SU519759A1 (ru) | Многоуровневое запоминающее устройство | |
SU765875A1 (ru) | Полупосто нное запоминающее устройство | |
SU407388A1 (ru) |