SU853790A1 - Pulse synchronizing device - Google Patents

Pulse synchronizing device Download PDF

Info

Publication number
SU853790A1
SU853790A1 SU792847758A SU2847758A SU853790A1 SU 853790 A1 SU853790 A1 SU 853790A1 SU 792847758 A SU792847758 A SU 792847758A SU 2847758 A SU2847758 A SU 2847758A SU 853790 A1 SU853790 A1 SU 853790A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
trigger
bus
pulses
Prior art date
Application number
SU792847758A
Other languages
Russian (ru)
Inventor
Геннадий Николаевич Андреевский
Original Assignee
Предприятие П/Я В-2445
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2445 filed Critical Предприятие П/Я В-2445
Priority to SU792847758A priority Critical patent/SU853790A1/en
Application granted granted Critical
Publication of SU853790A1 publication Critical patent/SU853790A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к импульсной . технике и может быть использовано в синхронизаторах, устройствах обработки , преобразовани  и передачи инфор- 5 мации.The invention relates to a pulse. technology and can be used in synchronizers, devices for processing, converting and transmitting information.

Известно устройство тактовой синхронизации , содержащее два IKRS-триггера , два элемента И и одновибратор, вход которого соединен с источником Ю управл ющих импульсов, а выход - с первым входом первого триггера, выход которого соединен с третьим входом второго триггера и со вторым входом первого элемента И, первый вход кото- j рого соединен с первым входом второго элемента И и с источником тактовых импульсов, а выход соединен с первым входом второго триггера, второй вход которого соединен со вторым 20 йыходом второго триггера, а первый выход - со вторым входом второго элемента И, выход которого,  вл ющийс  выходом устройства тактовой синхронизации, соединен со вторым25A clock synchronization device is known that contains two IKRS triggers, two I elements and a single vibrator, the input of which is connected to a source of control pulses, and an output to the first input of the first trigger, the output of which is connected to the third input of the second trigger And, the first input of which is connected to the first input of the second element I and the clock pulse source, and the output is connected to the first input of the second trigger, the second input of which is connected to the second 20 output of the second trigger, and the first output - a second input of the second AND gate, the output of which, is yuschiys output clock device connected to vtorym25

входом первого триггера the entrance of the first trigger

Недостатками известного устройства  вл ютс  необходимость применени  на входе управл ющего сигнала одновибратора с длительностью выход- QThe disadvantages of the known device are the necessity of applying at the input of the control signal a single vibrator with an output-Q duration.

ного импульса, меньшей или равной длительности тактового импульса, неточность синхронизации, св занна  с неоднозначностью выделени  первого или второго тактового импульса, следующих после прихода управл ющего сигнала, в зависимости от взаимного положени  во времени управл ющего и тактового импульсов.pulse, less than or equal to the duration of the clock pulse, the inaccuracy of synchronization associated with the ambiguity of the allocation of the first or second clock pulse following the arrival of the control signal, depending on the relative position in time of the control and clock pulses.

Известно также устройство дл  синхронизации импульсов, содержащее два триггера и элемент И-НЦ, один из входов которого .соединен с пр млм выходом второго триггера, а другой подключен к шине тактовых импульсов и С-входу второго триггера, О-вход которого соединен с .выходом первого триггера, D-вход которого соединен с уровнем логической 1, С-вход - с шиной cинxpoнизиpye ыx импульсов, а вход сброса - с инверсным выходом второго триггера; С2.It is also known a device for synchronizing pulses, which contains two triggers and an I-NC element, one of the inputs of which is connected to the second output of the second trigger, and the other connected to the clock bus and the C input of the second trigger, the O input of which is connected to. the output of the first trigger, the D input of which is connected to the logic level 1, the C input to the sync bus bar, and the reset input to the inverse output of the second trigger; C2.

Недостатком данного, устройства  вл етс  невысока  надежность, так как на выходе устройства могут выдел тьс  лишние осколочные импульсы.The disadvantage of this device is its low reliability, since extra fragmentation pulses can be generated at the device output.

Claims (2)

Целью изобретени   вл етс  повышение надежности устройства. Указанна  цель достигаетс  тем, что в устройство дл  синхронизации, импульсов, содержащее два триггера и элемент И-НЕ, один из входов которого соединен с выходом второго триг гера, D-вход которого соединен с выходом первого триггера, 0-вход которого соединен с уровнем логической 1, при этом С-вход первого триг ,гёра соединен с шиной синхронизируigMiix импульсов,а С-вход второго триг гера - с шиной тактовых импульсов, введен инвертор, вход которого соеди нен с шиной тактовых импульсов, а выход подключен к другому входу элемента И-НЕ, выход которого соединен со входами сброса триггеров. На чертеже представлена структурна  схема устройства. Устройство дл  синхронизации импульсов содержит триггеры 1 и 2 типа D, элемент И-НЕ 3, инвертор 4, а также шину 5 синхронизируемых импульсов , шину 6 тактовых импульсов, выход 7 устройства. В исходном состо нии триггеры 1, 2 наход тс  в нулевом состо нии, т.е на их пр мых выходах установлены низ кие уровни напр жени , соответственно и на выходе 7 присутствует низкий потенциал. Тактова  частота подаетс  непреры но. На шине 5 низкий потенциал. При по влении на шине 5 положительного синхронизируемого импульса произвольной длительности триггер 1 перебрасываетс  в единичное состо ние , при этом с пр мого выхода триггера 1 высокий потенциал поступает на D-вход триггера 2. Положительным фронтом первого тактового импульса, поступившего на С-вход триггера 2, после установки на его D-входе единичного потенциала, на пр мом выход триггера 2 устанавливаетс  единичный потенгщал, который поступает на первый вход элемента И-НЕ 3, подгот Ливан его к прохождению сигнала от инвертора 4, и одновременно поступает на выход 7, Таким образом форм руетс  передний фронт выходного сиг нала, в момент окончани  входного тактового импульса на выходе инверт pa 4 формируетс  единичный потенциал , который поступает на второй вход элемента И-НЕ 3, и на выходе элемента И-НЕ 3 формируетс  нулевой потенциал. Нулевой потенциал с выхода элемента И-НЕ 3, поступа  на установочные R-входы, устанавливает триггеры 1 и 2 в исходное нулевое состо ние, независимо от того, сн т или еще продолжа ет поступать синхронизируемый импульс и формирует на выходе 7 спад выходного импульса. Устройство синхронизации готово к приему нового синхронизируемого им- пульса. Таким образом, устройство оьеспечивает синхронизацию сигналов произвольной длительности, без дополнительного их преобразовани  по длительности при этом на выходе 7 устройства однозначно выдел етс  первый тактовый импульс, поступивший на шину 6 после по влени  синхронизируемого сигнала на шине 5. Формула изобретени  Устройство дл  синхронизации импульсов , содержащее два триггера и элемент И-НЕ, один из входов которого соединен с выходом второго триггера, D-вход которого соединен с выходом первого триггера, D-вход которого соединен с уровнем логической 1,при этом С-вход первого триггера соединен с шиной синхронизируемых импульсов , а С-вход второго триггера с шиной тактовых импульсов, о т л и чающеес  тем, что, с целью повышени  надежности, в него введен инвертор , вход которого соединен с шиной тактовых импульсов, а выход подклк чен к другому входу элемента И-НЕ, выход которого соединен с входами сброхза триггеров. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 585597, кл. Н 03 К 5/153, 1977. , The aim of the invention is to increase the reliability of the device. This goal is achieved by the fact that, in a device for synchronization, there are pulses containing two flip-flops and an NAND element, one of the inputs of which is connected to the output of the second trigger, whose D input is connected to the output of the first trigger, whose 0 input is connected to the level logical 1, with the C input of the first trig, the geur is connected to the sync bus of MiMix pulses, and the C input of the second trigger is connected to the bus of clock pulses, an inverter is input, the input of which is connected to the bus of clock pulses, and the output is connected to another input of the element AND-NOT, which exit on coupled to the reset inputs of flip-flops. The drawing shows a block diagram of the device. A device for synchronizing pulses contains triggers 1 and 2 of type D, an element AND-HE 3, an inverter 4, as well as a bus 5 of synchronized pulses, a bus 6 clock pulses, an output 7 of the device. In the initial state, the triggers 1, 2 are in the zero state, i.e., low voltage levels are set at their direct outputs, respectively, and low potential is present at output 7. The clock frequency is fed continuously. On the bus 5 low potential. When a positive synchronized pulse of arbitrary duration appears on bus 5, trigger 1 is transferred to one state, while from the direct output of trigger 1 high potential arrives at the D input of the trigger 2. Positive front of the first clock pulse received at the C input of the trigger 2 , after installing on its D-input a single potential, on the forward output of flip-flop 2, a single potential is set, which arrives at the first input of the AND-HE 3 element, preparing Lebanon to pass the signal from the inverter 4, and simultaneously The output edge of the output signal forms at this time. At the moment the input clock ends at the output of the inverter pa 4, a single potential is formed that goes to the second input of the AND-HE element 3, and the output of the AND-HE element 3 a zero potential is formed. The zero potential from the output of the element IS-NE 3, arriving at the installation R-inputs, sets the triggers 1 and 2 to the initial zero state, regardless of whether the synchronized pulse is removed or still continues to flow and forms the output pulse 7 at the output 7. The synchronization device is ready to receive a new synchronized pulse. Thus, the device provides synchronization of signals of arbitrary duration, without additional conversion by duration, while the output 7 of the device uniquely allocates the first clock pulse received on bus 6 after the appearance of the synchronized signal on bus 5. Formula for synchronization of pulses two triggers and an NAND element, one of the inputs of which is connected to the output of the second trigger, the D input of which is connected to the output of the first trigger, the D input of which is connected to logical 1, with the C input of the first trigger connected to the bus clock, pulses, and the C input of the second trigger with the bus clock pulses, which is so that, in order to increase reliability, an inverter is inputted into it with the clock bus, and the output is connected to another input of the NAND element, the output of which is connected to the inputs of a trigger. Sources of information taken into account during the examination 1. USSR author's certificate No. 585597, cl. H 03 K 5/153, 1977., 2.Г тников B.C. Интегральна  электроника в измерительных приборах, Л., Энерги , 1973, с, 114,рис. б1а.2. Gnnikov B.C. Integral electronics in measuring devices, L., Energie, 1973, p., 114, fig. bia
SU792847758A 1979-11-30 1979-11-30 Pulse synchronizing device SU853790A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792847758A SU853790A1 (en) 1979-11-30 1979-11-30 Pulse synchronizing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792847758A SU853790A1 (en) 1979-11-30 1979-11-30 Pulse synchronizing device

Publications (1)

Publication Number Publication Date
SU853790A1 true SU853790A1 (en) 1981-08-07

Family

ID=20862776

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792847758A SU853790A1 (en) 1979-11-30 1979-11-30 Pulse synchronizing device

Country Status (1)

Country Link
SU (1) SU853790A1 (en)

Similar Documents

Publication Publication Date Title
SU853790A1 (en) Pulse synchronizing device
SU966874A2 (en) Pulse shaper
SU790120A1 (en) Pulse synchronizing device
SU1156045A1 (en) Device for synchronizing information exchange system
SU790212A1 (en) Pulse synchronizing device
SU741441A1 (en) Pulse synchronizing device
JPS5381059A (en) Digital phase synchronizing system
SU553737A1 (en) Sync device
SU738131A1 (en) Single pulse shaping arrangement
SU748831A1 (en) Pulse synchronizer
SU1211862A2 (en) Pulse shaper
SU970660A1 (en) Pulse train generator
SU734645A1 (en) Synchronization device
SU603983A1 (en) Controllable synchropulse generator
SU744947A1 (en) Pulse synchronizing device
SU924840A1 (en) Pulse synchronizing device
SU855973A1 (en) Single pulse shaper
SU813396A1 (en) Controlled timing pulse generator
SU1378029A1 (en) Pulse shaper
SU817995A1 (en) Device for separating pulse train videopulses into separate channels
SU930618A1 (en) Pulse shaper
SU860042A1 (en) Signal sunchronization device
SU1182651A1 (en) Device for selecting single pulse
SU978357A1 (en) Pulse frequency divider with controllable countdown ratio
SU758501A1 (en) Pulse synchronizing device