Claims (2)
На фиг. 1 приведена функциональна схема устройства; на фиг. 2, 3, 4 и 5 временные диаграммы, по сн ющие его работу. Устройство дл сщгхронизации импульсов содержит первый и второй триггеры 1 и 2, перЕЫЙ, второй и третий элементы И 3, 4 и 5, элемент И-НЕ 6, шину 7 тактовых импульсов, входные шины 8 и 9 и выходную шину 10. Единичный выход триггера 1 соединен с одним из входов первого элемента И 3, второй вход которого соединен с одним из входов третьего элемента И 5 и подключен к входной шине 8 пуска одиночного импульса, первый вход второго элемента И 4 соединен с С -входом тригге- ра 2 и подключен к шине 7 тактовых импульсов, второй вход третьего элемента И 5 соединен с одним из входов элемента И-НЕ 6 и подключен к входной шине 9 пуска серии импульсов, а выход третьего элемента И 5 соединен с S -вхо дом триггера 1, нулевой выход которого подключен к информационном входу К триггера 2, единичный выход которого соединен со вторым входом элемента И 4 Быход которого соединен с выходной шино 10 устройства и подключен ко второму входу элемента И-НЕ 6, выход которого соединен с R-входом триггера 1, выход первого элемента И 3 соединен с информационным входом триггера 2. Перед началом работы устройства триггеры 1 и 2 наход тс в нулевом , состо нии. Устройство дл синхронизации импульсов выполн ет следующие услови работы Устройство запускаетс только в момент прихода сигнала по шине 8 пуска одиночного импульса или по шине 9 пуска серии импульсов. Независимо от момента при . хода сигнала по шине 8 пуска одиночного импульса или по шине 9 пуска серии импульсов на выходной шине 10 устройства формируютс полноценные импульсы совпа дающие по времени с входными тактовыми импульсами, поступающими на шину 7. При поступлении сигнала по шине 8 пуска одиночного импульса на щине 10 формируетс одиночный импульс. При поступлении сигнала по шине 9 пуска серии импульсов на Ерем его присутстви на шине 10 формируетс сери импульсов. Все вышеперечисленные режимы работы по сн ютс временными диаграммами, представленными на фиг. 2-5, где кажда диаграмма обозначена цифрой, соответствующей номеру элемента на фиг. 1, , на выходе которого она имеет место. Триггер 1 упра11л етс отр1щательными сигналами, поступающими с выходом элементов И 5 и И-НЕ 6, и переключаетс по переднему фронту отрицательного сигнала в ед1шичное или нулевое состо ние соответственно. Трипер 2 при наличии положительного потенциала на входе а или 1C по заднему фронту положительного сигнала, поступак щего на его вход С , переключаетс в единичное или нулевое состо ние соответственно . Устройство работает следующим обраНа шину 7 устройства поступают тактовые импульеы, которые затем поступают на первый вход второго элемента И 4 и С -вход триггера 1. Однако на шину 1О устройства тактовые импульсы не поступают, так как второй элемент И 4 закрыт сигналом, поступающим с единичного выхода триггера 2, который находитс в исходном нулевом состо гнии, которое подтверждаетс каждый раз по заднему фронту положительного сигнала, поступающего на его С -вход, так как наинформационном входе K присутствует по-, ложительный сигнал, поступакшшй с нулевого выхода триггера 1, который так- же находитс в исходном нуЛевом состо нии . Возможны несколько вариантов прихода переднего фронта отрицательного сигнала пуска по входным шинам, а также окончани их заднего фронта по отношению к тактовым импульсам. Дл описани работы устройства в режиме выдачи одиночного импульса рассмотрим случай, когда передний и задний фронты отрицательного сигнала, поступающего по щине 8 пуска одиночного импульса , приход тс на паузу между тактовыми импyльca от. По переднему фронту отрицательного сигнала, поступающего по шине 8 через элемент И 5 на вход S триггера 1, последний переключаетс в единичное состо ние , подготавлива к работе элемент И 3 и формиру отрицательный сигнал на К. -вход триггера 2. В результате чего триггер 2 по заднему фронту положительного импульса, поступающего на шину 7, сохран ет предыдущее состо ние, так как на обоих его информационных входах 3 и к присутствуют отрицательные потенциалы. По заднему фронту отрицательного сигнала, поступающего по шине 8, элемент И 3 формирует положительный сигнал на -входе триггера 2. Так как задний фронт отрицательного сигнала, поступающего по шине 8, приходитс на паузу между тактовыми импульсами, то по заднему фронту следующего положительного тактового импульса триггер 2 переключаетс в единичное состо ние, подготавлива к работе элемент И 4. Следующий тактовый импульс через элемент И 4 поступает на шину 1О устройства и на вход элемента И-НЕ б, на первом входе которого присутствует положительный потенциал, поступающи по щине 9. Элемент И-НЕ 6 при этом выдает на выходе отрицательный сигнал, по переднему фронту которого триггер 1 переключаетс в нулевое состо ние, запреща рабо-1у элемента И @ и формиру положительный сигнал на К, нвходе триггера 2, который по заднему фронту данного тактового импульса переключаетс в нулевое состо ние, запреща работу второго элемента И 4. На этом заканчиваетс режим выдачи одиночного импульса . Дл описани работы устройства в режиме выдачи серии импульсов рассмот рим случай, когда передний и задний 4ро ты отрицательного сигнала, поступающег по шине 9 пуска серии импульсов, прихо д тс на паузу между тактовыми импуль сами (фиг. 3). По переднему фронту отрицательного сигнала, поступающего по шине 9 через элемент И 5 на вход S триггера 1,. последний переключаетс в единичное состо ние. При этом на выходе элемента И 3 устанавливаетс положительный потенциал, поступающий на 3 -вход триггера 2. Так как передний фронт отрицательного сигнала, поступающего по шине 9, приходитс на паузу между тактовыми импульсами, то по зад нему фронту следующего тактового импульса триггер 2 переключаетс в единичное состо ние. Следующий тактовый импульс через элемент И 4 поступает на шину 1О и на второй вход элемента И-НЕ 6, на первом входе которого присутствует отрицательный сигнал, поступающий по шине 9, запрещающий его работу. Поэтому триггер 1 остаетс в состо нии единицы. Последующие тактовые импульсы через -второй элемент И 4 также поступают на Ш1шу 10 устройства. Эти тактовы импульсы каждый раз по окончании заднего фронта подтверждают единичное состо ние триггера 2, на 3 -входе которого присутствует положительный сигнал Процесс выдачи импульсов на шину 10 устройства продолжаетс до по влени на Щ1ше 9 заднего фронта отрицательного сигнала, который формирует конец серии импульсов. Так как задний фронт отрицательного сигнала приходитс на паузу между тактовыми импульсами, то по переднему фронту следующего импульса , поступающего с выхода второго элемента И 4 через элемент И-НЕ 6, триггер 1 устетавпиваетс в нулевое состо ние , запреща работу первого элемента И 3 и формиру положительный сигнал на К -входе триггера 2, который по заднему фронту данного тактового импульса переключаетс в нулевое состо ние, запреща работу элемента И 4. На этом заканчиваетс процесс выдачи серки импульсов . Остальные режимы работы устройства, завис щие о-г различных ситуаций прихода переднего фронта сигнала пуска по щине 8 или 9, а также бкончани из заднего фронта по отношению к тактовым импутпэсам, по сн ютс временными диаграммами на фиг. 4 и 5. Формула изобретени Устройство дл синхронизсщии импульсов , содержащее два триггера и три элемента И, причем входы первого элемента И соединены соответственно с входной щиной и выходом первого триггера, а выход подключен к входу второго триггера , выход которого соединен с одним из входов второго элемента И, другой вход к выход которого Подключены соответственно к шине тактовых импульсов и выходной шине, отличающеес тем, что, с целью расширение функцион 1льных возможностей, в него введе- . ны элемент И-НЕ и дополнительна входна шина, соединенна с первыми входами третьего элемента И и элемента И-НЕ, выходы которых подключены к входам первого триггера, а вторые юс входы соединены соответственно с основной входной и выходной щинами, при этом второй и третий входы второго триггера подключены соответственно к шине тактовых импульсов и второму выходу первого триггера. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетедаство СССР № 790212, кл. Н 03 К 5/153, 1978. FIG. 1 shows a functional diagram of the device; in fig. 2, 3, 4 and 5 time diagrams, which show his work. The device for synchronizing pulses contains the first and second triggers 1 and 2, the first, the second and the third elements AND 3, 4 and 5, the element IS-NOT 6, the bus 7 clock pulses, the input bus 8 and 9 and the output bus 10. The single output trigger 1 is connected to one of the inputs of the first element I 3, the second input of which is connected to one of the inputs of the third element I 5 and connected to the input bus 8 of the single pulse start; the first input of the second element I 4 is connected to the C input of the trigger 2 and connected to the bus 7 clock pulses, the second input of the third element And 5 is connected to one of the inputs of the element IS-NOT 6 and is connected to the input bus 9 of the start of a series of pulses, and the output of the third element I 5 is connected to S - inlet of trigger 1, the zero output of which is connected to the information input To trigger 2, the single output of which is connected to the second input element I 4 The exit of which is connected to the output bus 10 of the device and connected to the second input of the element AND-NOT 6, the output of which is connected to the R input of the trigger 1, the output of the first element I 3 connected to the information input of the trigger 2. Before the device starts to operate, the triggers 1 and 2 are in zero, condition. The device for synchronizing pulses performs the following operating conditions. The device starts only at the moment of arrival of the signal via the single pulse start bus 8 or the pulse train 9 start bus. Regardless of the time at. the signal travels on the single-pulse start bus 8 or on the start-up bus of the series of pulses on the output bus 10 of the device, full-fledged pulses coincide in time with the input clock pulses fed to the bus 7. When a signal is received through the start bus of a single pulse on the bus 10, single pulse. When a signal arrives on the start-up bus of a series of pulses, a series of pulses is formed on Erem’s presence on bus 10. All of the above modes of operation are illustrated in the timing diagrams shown in FIG. 2-5, where each diagram is indicated by a number corresponding to the number of the element in FIG. 1, at the output of which it takes place. The trigger 1 is controlled by the negative signals coming from the output of the AND 5 and AND-NOT 6 elements, and switches on the leading edge of the negative signal to the single or zero state, respectively. The tripper 2, in the presence of a positive potential at the input a or 1C, at the trailing edge of the positive signal received at its input C, switches to a single or zero state, respectively. The device operates as follows: the device bus 7 receives clock pulses, which then arrive at the first input of the second element I 4 and C the trigger 1 input. However, the clock pulses do not arrive on the bus 1O of the device, since the second element I 4 is closed by a signal coming from a single output of trigger 2, which is in the initial zero state, which is confirmed each time on the falling edge of the positive signal arriving at its C-input, since the information input K has a positive signal, a post pakshshy from the zero output of the trigger 1 which is in the same tak initial zero state. There are several options for the arrival of the leading edge of a negative start signal on the input buses, as well as the termination of their trailing edge with respect to the clock pulses. To describe the operation of the device in the single-pulse output mode, consider the case when the leading and trailing edges of the negative signal coming in from the single-pulse triggering bar 8 pauses between clock pulses from. On the leading edge of the negative signal coming through bus 8 through element 5 at input S of trigger 1, the latter switches to the unit state, preparing element 3 for operation and forming a negative signal at K. trigger input 2. As a result, trigger 2 the trailing edge of the positive impulse arriving at the bus 7 retains the previous state, since both its information inputs 3 and k have negative potentials. On the falling edge of the negative signal coming through the bus 8, the And 3 element generates a positive signal at the trigger 2 input. Since the falling edge of the negative signal coming through the bus 8 pauses between clock pulses, then the trailing edge of the next positive clock pulse trigger 2 is switched to one state, preparing element 4 for operation. The next clock pulse through element 4 is fed to the bus 1O of the device and to the input of element AND-NOT b, at the first input of which there is a the potential potential arriving along the splint 9. The AND-HEN element 6 at the same time produces a negative signal at the output, on the leading front of which trigger 1 switches to the zero state, prohibiting operation of the element @ @ and forming a positive signal at K, trigger input 2 which, on the trailing edge of a given clock pulse, switches to the zero state, prohibiting the operation of the second element 4. This ends the mode of issuing a single pulse. To describe the operation of the device in the mode of issuing a series of pulses, consider the case when the front and rear 4-tons of a negative signal, coming through the 9-start bus of a series of pulses, pause between the clock pulses themselves (Fig. 3). On the leading edge of the negative signal coming through the bus 9 through the element And 5 to the input S of the trigger 1 ,. the latter switches to the one state. At the same time, at the output of element 3, a positive potential arrives at the 3 input of flip-flop 2. Since the leading edge of the negative signal coming through bus 9 is paused between clock pulses, the trigger 2 at the back of the next clock edge switches to single state. The next clock pulse through the element 4 is fed to the bus 1O and to the second input of the element AND-NOT 6, at the first input of which there is a negative signal coming through the bus 9, prohibiting its operation. Therefore, trigger 1 remains in a state of one. Subsequent clock pulses through the second element And 4 also arrive at Step 10 of the device. These clock pulses each time at the end of the trailing edge confirm the single state of flip-flop 2, at the 3-input of which a positive signal is present. The process of pulses output to the bus 10 of the device continues until the negative signal appears on Shch1she 9, which forms the end of the pulse series. Since the leading edge of the negative signal pauses between clock pulses, the leading edge of the next pulse coming from the output of the second element AND 4 through the AND-NE element 6, trigger 1 goes to zero state, prohibiting the operation of the first element 3 and forming a positive signal at the K input of the trigger 2, which switches to the zero state on the falling edge of this clock pulse, prohibiting the operation of the I 4 element. This completes the process of issuing a serica pulse. The remaining modes of operation of the device, depending on the different situations of the arrival of the leading edge of the start signal on the strip 8 or 9, as well as the ends from the falling front in relation to the clock imputses, are explained in the time diagrams in FIG. 4 and 5. The invention of the device for synchronizing pulses, containing two triggers and three elements, And the inputs of the first element And are connected respectively to the input width and the output of the first trigger, and the output is connected to the input of the second trigger, the output of which is connected to one of the inputs of the second And, another input to the output of which are connected respectively to the clock pulse bus and the output bus, characterized in that, in order to expand the function of the first possibilities, into it -. Here we have the NAND element and the additional input bus connected to the first inputs of the third AND element and the NAND element whose outputs are connected to the inputs of the first trigger, and the second entrances are connected respectively to the main input and output ports, while the second and third inputs the second trigger is connected respectively to the bus clock pulses and the second output of the first trigger. Sources of information taken into account in the examination 1. Author's testimony of the USSR No. 790212, cl. H 03 K 5/153, 1978.
2.Авторское свидетельство СССР № 741439, кл. Н ОЗ К 5/13, 1978.2. USSR author's certificate number 741439, cl. N OZ K 5/13, 1978.
фиг Чfig h
фиг. 5FIG. five