: . . V - Изобретение относитс к кoммyтaцйонной технике. Известны крммутаторь, содержащие блок Сопр жени , блок управлени и адресный блок, а также в каждой ка нале - блок элементов И-ИЛИ, дешифратор , регистр и блок пам ти Д. Наиболее близким по технической сущности к предлагаемому вл етс коммутатор, содержащий блок сопр жени , перва группа входов Которого соединена с управл ющими шинами, вто ра группа входов - с первой группой выходов блсгка управлени , вкоды которого соединены с первой группой выходов блока сопр жени , втора группа выходов которого подключена к информацион1шм входам адресного блока, а также в каждом канале - бло элементов И-ИЛИ,дешифратор, регистр и блок пам ти, адресные входы которого соединены с выходами адресного блока, информационные входы - с выходами одноименного регистра, перва irpynda информационных входов которого объединена с первыми группами информационных входов регистров других каналов и подключена к третьей группе выходов блока сопр жени , а втора группа информационных выходов соединена с выходаш одноименного блока Пам ти , втора группа выходов блока управлени подключена к управл ювсим входам блоков пам ти, регистров и дешифраторов всех каналов и управл ющим входам адресного блока, при этом выходы блока элементов И-ИЛИ последующего канала соединены с основными информационными входами блока элементов И-ИЛИ предыдущего канала, а выходы блока элементов И-ИЛИ первого канала подключены к выходным щинам. Недостатком известных устройств вл етс низкое быстродействие. Цель изобретени - повышение быстг родействи коммутатора. Указанна цель д эстигаетс тем, что в коммутаторе в каждом канапе 38 выходы регистра соединены с информационными входами дешифратора, выходы которого подключены к первым управл ющим входам всех блоков элементов И-ИЛИ, вторые управл ющие входы кото рых соединены с выходами адресного блока, а дополнительный информационный вход каждого блока элементов ЙИПИ соединен с одноименной информационной входной шиной. На чертеже представлена блок-схема предлагаемого устройства. Устройство содержит блок I сопр жени , перва группа входов которого соединена с управл ющими шинами 2, а втора группа - с первой группой выходов блока 3 управлени ., входы ко торого соединены с первой группой выходов блока 1 сопр жени , втора группа выходов которого подключена к информационным входам адресного блока 4. В каждом канале имеютс бло 5 элементов И-ИЛИ, дешифратор 6, регистр 7 и блок 8 пам ти, адресные входы которого соединены с выходами адресного блока 4, информационные входы - с выходами одноименного ре гистра 7, перва группа информационньж входов которого объединена с первыми группами информационных входов регистров 7 других каналов и подключена к третьей группе выходов блока 1 сопр жени , а втора группа информационных входов соединена с выходами одноименного блока В пам ти Втора группа вьпсодов блока 3 управлени подключена к управл ющим входам блоков 8 пам ти, регистров 7 и дешифраторов 6 всех каналов и управл ющим входам адресного блока 4. Выходы блока 5 элементов И-ИЖ последующего канала соединены с основными информационными входами блока 5 элементов И-ИЛИ предьодущего канала, а выходы блока 5 элементов И-ШШ пер вого канала подключены к выходным шинам 9. В каждом канапе выходы рс . гистра 7 соединены с информационными входами дешифратора 6, выходы которо подключены к первым управл ющим входам всех блоков 5 элементов И-ИЛИ, вторые управл ющие входы которых соединены с выходами адресного блока 4, а дополнительный информационный вход каждого блока 5 элементов И-ИЛИ - с одновременной информацион ной входной шиной 10. Устройство работает следующим об разом. Все т выходных пшн 9 разбиты на К групп по п выходных щин в каждой группе. Каждый блок 8 пам ти содержит И ВоО дМ-разр дных чеек пам ти и предназначен дл хранени программы коммутаций соответствующей группы выходных шин 9. Так как подключение двух и более информационных входных щин 10 к одной выходной щине 9 вл етс недоцустимым соединением, то в каждой чейке блока 8 пам ти записываетс код соединени некоторой информационной входной шины с какой-либо одной выходной шиной. Ввод программы коммутации в блоки 8 пам ти осуществл етс через управл ющие шинь 2 через блок 1 сопр жени и регистры 7, при этом выбор требуемого блока пам ти осуществл етс при помощи адресного блока 4. Каждый элемент И блока 5 элементов И-ИЛИ некоторого канала разрешает прохо адение информации с информационной входной шины 10 этого канала на соответствующую выходную шину 9 при наличии разрешающих сигналов с выходов соответствующего дешифратора 6 и.адресного блока 4, определ ющих, соответственно , передачу информации от информационной входной шины 10 на группу выходных шин 9, программа коммутации которых хранитс в одно 1менном этому дешифратору 6 блоке 8 пам ти , и передачу информации на требуемую выходную шины. Логические элементы ШШ блоков 5 элементов ИШШ объедин ют соответствующие выходы элементов И дл каждой одноименной выходной шины 9.. Формула изобретени Коммутатор, содержащий блок сопр жени , перва группа входов которого соединена с управл ющими шинами, втора группа входов - с первой группой выходов блока управлени , входы которого соединены с первой группой выходов блока сопр жени , втора группа выходов которого подключена к информационным входам адресного блока, а также в калодом канале - блок элементов И--ШШ,дешифратор, регистр и блок пам ти, адресные входы которого соединены с выходами адресного блока, информационные входы - с выходами одноименного регистра, перва (группа информационных входов которо585 го объединена с первыми группами информационных входов регистров других каналов и подключена к третьей группе выходов блока сопр жени , а втора группа информационных входов соединена с выходами, одноименного блока пам ти, втора группа выходов блока управлени подключена к управл ющим входам блоков пам ти, регистров и дешифраторов всех каналов и управл ющим входам адресного блока, при этом выходы блока элементов И-ИЛИ последукицего канала соединены с основными информационными входами бло-. ка элементов И-ШШ предьщущего канала а выходы блока элементов первого канала подключены к выходным шинам, отличающийс тем, что, с целью повышени быстродействи , в каждом канале выходы регис1 ра соединены с информационными входами дешифратора, выходы которого подключены к первым управл ющим входам всех блоков элементов И-ИЛИ, вторые управл ющие входы которых соединены с выходами адресного блока, а дополнительный информационный вход каж дого блока элементов И-ИЛИ соединен с одноименной информационной входной шиной Источники информации, прин тые во внш4ание при экспертизе . Авторское свидетельство СССР 563732, кл. Н 04J 3/00, 15,07.77.