SU849215A1 - Device for determining information parity - Google Patents
Device for determining information parity Download PDFInfo
- Publication number
- SU849215A1 SU849215A1 SU792837114A SU2837114A SU849215A1 SU 849215 A1 SU849215 A1 SU 849215A1 SU 792837114 A SU792837114 A SU 792837114A SU 2837114 A SU2837114 A SU 2837114A SU 849215 A1 SU849215 A1 SU 849215A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- elements
- trigger
- input
- register
- Prior art date
Links
Landscapes
- Storage Device Security (AREA)
Description
Изобретение относится к вычислительной технике и может быть использовано для проверки на четность или определения в декодирующих устройствах веса кодовых комбинаций корректирующего кода, принимаемых в параллельном коде.The invention relates to computer technology and can be used to check for parity or determine in the decoding devices the weight of the code combinations of the correction code received in the parallel code.
Известны устройства для определения четкости информации, содержащие регистр, элементы И, элемент ИЛИ и триггер со счетным входом £1^.Known devices for determining the clarity of information containing a register, AND elements, an OR element, and a trigger with a counting input £ 1 ^.
Недостатком этих устройств .является сравнительно низкое быстродействие, особенно при больших длинах регистра η.The disadvantage of these devices is a relatively low speed, especially with large register lengths η.
Наиболее близким к изобретению является устройство для определения четности информации, содержащее регистр с выходами разрядов, соединенных с первой группой элемёнтов И, к инверсным входам которых присоединены соответсФвующиё элементы ИЛИ первой группы, причем выход каждого элемента И первой группы соединен с __ соответствующими входами всех элемен- тов ИЛИ первой группы последующих разрядов, а также через элемент ИЛИ с счетным входом триггера . £2J~.Closest to the invention is a device for determining the parity of information, containing a register with the outputs of the bits connected to the first group of AND elements, to the inverse inputs of which are connected the corresponding OR elements of the first group, the output of each AND element of the first group being connected to the __ corresponding inputs of all elements Com OR of the first group of subsequent digits, as well as through the OR element with the counting input of the trigger. £ 2J ~.
Однако информация, заносимая в регистр, при проверке на четность - 30 стирается, что не позволяет производить при необходимости ее повторную проверку. Поэтому в тех случаях,когда возникает задача сохранения информации в регистре, использование известного устройства затруднено.However, the information entered in the register, when checking for parity - 30, is erased, which does not allow re-checking if necessary. Therefore, in those cases when there is a task of storing information in the register, the use of a known device is difficult.
Цель изобретения - расширение функциональных возможностей за счет обеспечения многократного контроля информации.The purpose of the invention is the expansion of functionality by providing multiple control information.
Поставленная цель достигается тем, что в устройство, содержащее информационный регистр, первые группы элементов И и ИЛИ, элемент ИЛИ и триггер, причем первые выходы каждого из η разрядов информационного регистра соединены с первыми входами соответствующих элементов И первой группы, выходы которых соединены с соответствующими входами элемента ИЛИ, выход каждого К-го элемента И первой группы К = 1,η соединен с соответствующим входом всех элементов ИЛИ первой группы от К до (n-l)-ro элемента j выход каждого элемента ИЛИ первой группы соединен с инверсным входом соответствующего элемента И первой группы, введены вторые групды элементов Ии ИЛИ, формирователь коммутационных сигналов и элемент И, причем выход элемента ИЛИ соединен с первым^входом элемента И, выход которого соединен со счетным входом триггера, выход триггера соединен со входом формирователя коммутационных сигналов, цыход которого соединен с вторым входом элемента И и первыми Входами элементов И второй группы, . ыход каждого элемента И второй группы соединен с первым входом соответствующего элемента ИЛИ второй группы, 'выход каждого элемента ИЛИ второй группы соединен со вторым входом соответствующего элемента И второй группы, выход первого элемента И второй группы соединен с инверсным входом первого элемента И первой группы, вход каждого элемента И, кроме первого, второй группы соединен с входом соответствующего элемента ИЛИ первой группы, выход каждого элемента И первой группы соединен с вторым входом соответствующего элемента ИЛИ второй группы.This goal is achieved by the fact that in the device containing the information register, the first groups of AND and OR elements, the OR element and the trigger, and the first outputs of each of the η bits of the information register are connected to the first inputs of the corresponding elements of the first group, the outputs of which are connected to the corresponding inputs OR element, the output of each Kth element AND of the first group K = 1, η is connected to the corresponding input of all OR elements of the first group from K to (nl) -ro of the element j the output of each OR element of the first group is connected to and by the versatile input of the corresponding AND element of the first group, the second groups of AI OR elements, the driver of switching signals and the AND element are introduced, the output of the OR element being connected to the first ^ input of the AND element, the output of which is connected to the counting input of the trigger, the trigger output is connected to the input of the switching signal generator whose output is connected to the second input of the AND element and the first Inputs of the AND elements of the second group,. the output of each AND element of the second group is connected to the first input of the corresponding OR element of the second group, the output of each OR element of the second group is connected to the second input of the corresponding element AND of the second group, the output of the first element AND of the second group is connected to the inverse input of the first element AND of the first group, input each AND element, except the first, second group is connected to the input of the corresponding OR element of the first group, the output of each AND element of the first group is connected to the second input of the corresponding OR element of the second group pp.
На чертеже представлена структурная схема устройства.The drawing shows a structural diagram of a device.
Устройство содержит информационный регистр 1, выходы разрядов которого соединены с первой группой элементов 2.,-2 п И, к входам которых присоединены соответствующие элементы 3^-3 π-ί ИЛИ первой группы, элемент 4 ИЛИ, элемент. 5 И, триггер 6, формирователь 7 коммутационных сигналов, вторая группа элементов 8,-8п И , элементы 94-9и ИЛИ второй группы.The device contains information register 1, the outputs of the bits of which are connected to the first group of elements 2., - 2 p AND, to the inputs of which the corresponding elements 3 ^ -3 π-ί OR of the first group, element 4 OR, element are connected. 5 And, trigger 6, driver 7 of switching signals, the second group of elements 8, -8 p AND, elements 9 4 -9 and OR of the second group.
Устройство работает следующим образом.The device operates as follows.
Входная двоичная информация заносится в п-разрядный информационный' регистр 1 в последовательном или параллельном коде.The input binary information is entered in the n-bit information 'register 1 in serial or parallel code.
Пусковым сигналом, подаваемым на вход установки триггера 6 в нулевое состояние, формирователь 7 и входы первой группы элементов 2И-2П И устройство переводится в рабочий режим. Если в первом разряде регистра 1 записана 1, сигнал с выхода элемента 2ί И запрещает прохождение сигналов через элементы 2^-2 И более старших разрядов, а через элемент 4 ИЛИ элемент 5 И фиксируется триггером б со счетным входом. При переключении триггера 6 формирователь 7 образует сигнал комбинации, который поступает через соответствующий элемент 5^ И второй группы на запрет прохождения сигнала через эле- 55 мент 24 И, а через элемент 9ЛИЛИ поддерживает включенным элементThe trigger signal supplied to the input of the installation of the trigger 6 in the zero state, the driver 7 and the inputs of the first group of elements 2 AND -2 P And the device is put into operation. If 1 is written in the first bit of register 1, the signal from the output of element 2 ί И prohibits the passage of signals through elements 2 ^ -2 AND higher bits, and through element 4 OR element 5 AND is fixed by trigger b with a counting input. When trigger 6 is switched, former 7 generates a combination signal, which enters through the corresponding element 5 ^ AND of the second group to prohibit the signal from passing through element 55 AND 2 4 AND, and through element 9 L OR supports the element on
В результате, через элемент 3 ИЛИ снимается запрет на последующем эле- . менте 2 И и, следовательно, обеспе- 40 чивается возможность прохождения сигнала *со следующего разряда,где записана 1.При этом сигналы переключения триггера 6 поддерживают· включенным формирователь 7.длительность ком—65 мутирующих сигналов которого должна .несколько превышать время переключения триггера б и чзадёржку прохождения сигналов через элементы 8, 3, 2, '4 и 5.As a result, through element 3 OR the ban on the subsequent ele- 2 And and, therefore, it is possible to pass the signal * from the next bit where 1 is recorded. In this case, the trigger switching signals 6 support the former 7. The duration of commutation-65 switching signals should be slightly more than the trigger switching time b and h the delay in the passage of signals through elements 8, 3, 2, 4 and 5.
В дальнейшем работа устройства осуществляется аналогичным образом.Further, the operation of the device is carried out in a similar way.
Момент времени окончания работы устройства определяется .по прекращению переключения триггера б. Тогда формирователь 7 снимает коммутирующий сигнал на элементы 8 И, прекращая действие запрета на элементах.2 И, а также с помощью элемента 5 й отключает счетный вход триггера 6, подготавливая устройство к новому циклу работы. Поэтому для определения окончания счета не требуется подключения второго элемента ИЛИ с вторым триггером или введении дополнительного разряда в регистр 1.The time at which the device stops working is determined by stopping the trigger switching b. Then the shaper 7 removes the switching signal on the elements 8 And, terminating the prohibition on the elements 2 And, and also using the 5th element disables the counting input of the trigger 6, preparing the device for a new cycle of work. Therefore, to determine the end of the count, it is not necessary to connect the second OR element with the second trigger or to introduce an additional bit in register 1.
Для определения веса кодовых комбинаций в корректирующем коде достаточно вместо триггера б включить двоичный счетчик,To determine the weight of code combinations in the correction code, it’s enough to turn on the binary counter instead of trigger b,
Изобретение обеспечивает проверку информации на четность без стирания информации в регистре, позволяя осуществлять при необходимости ее проверку многократно, что расширяет функциональные возможности устройства.The invention provides verification of information for parity without erasing information in the register, allowing, if necessary, to verify it repeatedly, which extends the functionality of the device.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792837114A SU849215A1 (en) | 1979-10-29 | 1979-10-29 | Device for determining information parity |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792837114A SU849215A1 (en) | 1979-10-29 | 1979-10-29 | Device for determining information parity |
Publications (1)
Publication Number | Publication Date |
---|---|
SU849215A1 true SU849215A1 (en) | 1981-07-23 |
Family
ID=20858136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792837114A SU849215A1 (en) | 1979-10-29 | 1979-10-29 | Device for determining information parity |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU849215A1 (en) |
-
1979
- 1979-10-29 SU SU792837114A patent/SU849215A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5958558A (en) | Parallel cyclic redundant checking circuit | |
JPS5958559A (en) | Parallel cyclic redundant checking circuit | |
SU849215A1 (en) | Device for determining information parity | |
US4549283A (en) | Digital time delay circuit with high speed and large delay capacity | |
SU651479A2 (en) | Device for correcting erasing | |
SU955210A1 (en) | Memory unit checking device | |
SU1037258A1 (en) | Device for determination of number of ones in binary code | |
SU1667159A2 (en) | Memory checking device | |
SU993444A1 (en) | Pseudorandom sequence generator | |
RU2010323C1 (en) | Device for static modelling condition of test object | |
SU1679633A1 (en) | Code auditor | |
SU970366A1 (en) | Microprogram control device | |
SU877523A1 (en) | Device for finding maximum number out of a group of numbers | |
SU871313A1 (en) | Pseudo-random sequence generator | |
SU819966A1 (en) | Frequency divider with fractional automatically-varying division coefficient | |
SU720507A1 (en) | Buffer memory | |
SU1644233A1 (en) | Working memory with error correction | |
EP0370558A2 (en) | Writing process with a checkerboard pattern for a matrix of EEPROM memory cells and device for executing the above process | |
SU966685A2 (en) | Interface | |
SU1273930A2 (en) | Device for sequential selecting of ones from n-bit binary code | |
SU1674270A2 (en) | Memory units checker | |
SU1317484A1 (en) | Storage with error correction | |
SU1432547A2 (en) | Apparatus for investigating petri-nets | |
SU586495A1 (en) | Storage | |
SU470927A1 (en) | The device of the majority decoding with three-time repetition of discrete information |