SU836806A2

SU836806A2 - Устройство дл приема информации по двумпАРАллЕльНыМ КАНАлАМ СВ зи B СиСТЕМЕ дл пЕРЕдАчи дАННыХ C РЕшАющЕй ОбРАТНОй СВ зью

Info

Publication number: SU836806A2
Application number: SU792804649A
Authority: SU
Inventors: Владимир Ефремович Петухов; Владимир Игнатьевич Ключко; Василий Александрович Дымов; Юрий Иванович Николаев; Станислав Валентинович Кузнецов
Original assignee: Предприятие П/Я Г-4190
Priority date: 1979-07-24
Filing date: 1979-07-24
Publication date: 1981-06-07

Description

Изобретение относится к вычислительной технике и может быть использовано в устройствах от ошибок систем . передачи, Обработки и хранения дискретной информации.

По основному авт.св. № 657635 известно устройство для приема информации по двум параллельным каналам связи в системе,для передачи данных с решающей обратной связью, содержащее в каждом канале последовательно включенные блок повышения достоверности, накопитель и ключ, выходы которых объединены регистром выдачи информации, а управляющие входы соединены с выходами логического блока, выход которо-. го через блок опроса несовпадений кодовых комбинаций и сумматор по модулю два связан с упомянутыми выходами блоков повышения достоверности^ управляющие выходы которых подключены к соответствующим входам логического блока и. блока опроса несовпадений кодовых комбинаций flj.

Это устройство обладает недостаточной помехоустойчивостью, обусловленной тем, что имеют место потери информации в случаях, когда ошибки не обнаружены в обоих подканалах, но сравниваемые комбинации не совпадают .

Целью изобретения является повышение помехоустойчивости.

Для этого в устройстве для приема информации по двум параллельным каналам связи в системе для передачи данных с решающей обратной связью,содержащем в каждом канале последовательно включенные блок повышения достоверности, накопитель и ключ, выходы которых объединены регистром выдачи информации, а управляющие входы соединены с выходами логического блока, вход которого через блок опроса несовпадений кодовых комбинаций и сумматор по модулю два связан с упомянутыми выходами блоков повышения достоверности, управляющие входы которых подключены к соответствующим входам логического блока и блока опроса несовпадений кодовых комбинаций, в каждом канале между выходом накопителя и информационным $ входом блока повышения достоверности включены последовательно переключатель и элемент ИЛИ, второй вход которого соединен с другим выходом переключателя канала, а дополнитель- ю ный выход логического блока подключен к управляющим входам накопителя и переключателей.·

На чертеже представлена структурная электрическая схема устройства is для приема информации по двум парал-. лельным каналам связи в системе для передачи данных с решающей обратной связью.

Устройство содержит блоки 1 и 2 20 повышения достоверности, элементы ИЛИ 3 и 4, переключатели 5 и 6, накопители 7 и 8, ключи 9 и 10, сумматор по модулю два 11, блок 12 опроса несовпадений кодовых комбинаций, логичес- 25 кий блок 13 и регистр 14 выдачи информации . ,

Блоки 1 и 2 повышения достовернос ти предназначены для анализа принимае мых кодовых комбинаций на наличие или 30 отсутствие ошибок.

В частном случае блок 1 представ ляет собой декодирующее устройство циклического (11,7^-кода с образующим полиномом (х) =х*+х+1 , а блок^2 с образующим полиномом Р^(х) =х ⁺+х³+1. Если комбинация безызбыточного кода G(x)=x^x+1, то комбинация (11,7)- кода первого канала будет

М₁ (х^х^+х^+х^4-+1 100000110001, а комбинация (11,7)- кода второго канала _г

Мд х =х¹¹ +х^ +χ4 +х +х+ х +1 ~ 100000111111.

Таким образом, информационные эле- 45 менты этих комбинаций совпадают (одинаковые)., а проверочные - различные.

Элементы 3 и 4 ИЛИ и переключатели 5 и 6 принимают участие в перекрестной проверке кодовых комбинаций первого и второго каналов. Накопители 7 и 8 предназначены для записи и хранения кодовых комбинаций первого и второго каналов. Через ключи 9 и 10 и регистр 14 принятая и проверенная информация выдается на выход устройства. Сумматор 11 по модулю два осуществляет поразрядное сравнение од ноименных элементов комбинации обоих каналов. Блок 12 опроса обеспечивает формирование сигнала несовпадения информационных элементов сравниваемых комбинаций по окончании цикла проверки. Логический блок 13 осуществляет функции управления.

Работает устройство следующим образом. Элементы кодовых комбинаций поступают в блоки 1 и 2 повышения достоверности. Одновременно с обработкой в блоках 1 и 2 элементы комбинаций записываются в накопители 7 и 8 и сравниваются на сумматоре 11 по модулю два. Результат сравнения информационных элементов комбинаций, принятых по обоим каналам, учитывается только в тех случаях, когда с управляющих выходов блоков 1 и 2 не поступают сигналы отбраковки данной комбинации.

При поступлении по обоим каналам связи информации без ошибок будут отсутствовать сигналы отбраковки из блоков 1 и 2 повышения достоверности й сигнал несовпадения из блока 12 опроса. В этом случае информация из накопителей 7 и 8 через открытые ключи 9 и 10 й регистр 14 выдается на выход устройства.

При поступлении информации без обнаруживаемых ошибок по первому каналу и обнаружении ошибок блоком 2 второго канала, последний формирует сигнал отбраковки в логический блок 13, кото-¹· рый независимо от результата сравнения кодовых комбинаций закрывает ключ 10, блокируя выдачу искаженной информации. На выход устройства через открытый ключ 9 и регистр 14 проходит информация из накопителя 7 пер- вого канала.

Устройство работает аналогично и тогда, когда ошибки не обнаруживаются во втором канале и обнаруживаются в первом канале. В этом случае закрывается ключ 9 и остается открытым ключ 10, через который информационные элементы комбинации второго канала выдаются на выход.

Если ошибки не обнаруживаются в обоих каналах, но информационные эле*· менты сраниваемых комбинаций не совпадают, то блок 12 опроса формирует сигнал несовпадения в логический блок 13, который выдает сигналы на управляющие входы накопителей 7 и 8 и переключателей 5 и 6. В этом случае информационные элементы комбинации первого канала из накопителя 7 через переключатель 5 и элемент 4 ИЛИ поступают в блок 2 повышения достоверности второго канала и с его выхода в накопитель 8. Аналогично информационные элементы комбинации второго канала из накопителя 8 через переключатель и элемент 3 ИЛИ проходят в блок 1 повышения достоверности первого канала и с его выхода в накопитель 7. По окончании прохождения информационных элементов входы переключателей 5 и 6 по сигналам из логического блока 13 переключаются и проверочные элементы в каждом канале из накопителей 7 и 8 поступают в соответствующие блоки 1 и 2 повышения достоверности. Второй цикл перекрестной проверки протекает аналогично первому циклу и позволяет дополнительно обнаружить ошибки определенной конфигурации.

Так, например, если в первом канале имеет место ошибка, описываемая ₄ многочленом е(х)=х⁸+х⁵'+х -00010001 10000, то на вход 1 устройства поступит искаженная комбинация (х) =М₁ (х) + ё(х) = х¹¹+х®+1~ 100100000001, а на вход 2 ' - искажен. ная комбинация:

Mxj (х) =xⁱ'^,+x W +х^Э тх² 4-х+) л 1000001 HIM.

В первом цикле блоки 1 и 2 не обнаружат ошибки в этих комбинациях, но так как их информационные элементы не совпадают, то устройство переходит ко второму циклу проверки. При этом в блок 1 через элемент 3 ИЛИ вводится последовательность, состоящая из информационных Элементов комбинации второго канала и проверочных элементов первого канала ητ,(χ) =х^|'+х⁵+х⁴+х +1- 100000110001. а в блок 2 через элемент 4 ИЛИ поступает последовательность, состоящая из информационных (искаженных) элементов комбинации первого канала и проверочных (неискаженных) элементов второго канала

1Й2. (X) =х^//+х^Э+х³+х'²+х +1 — . ··

100100001111. Эти же последовательности -с информационных выходов блоков 1 и 2 записываются в накопители и 8 fVn,(X) в накопитель 7, а ^(χ)- в накопитель 8].

Во втором цикле проверки блок 1 повышения достоверности ошибок не об наруживает, так как остаток от деления т,(х) на полином И/А) равен нулю, а блок 2 - обнаруживает, так как остаток от деленения т^(х) на полном Р_х(х) будет не нулевым - R(х)=х³+Х^а~ 1100. Сигнал отбраковки с управляющего выхода блока 2 поступает в логический блок 13, который закрывает ключ 10, блокируя выдачу искаженной информации. Неискаженная информация из накопителя 7 через открытый ключ 9 и регистр 14 поступает на выход.

Если ошибки не обнаруживаются и во втором цикле проверки при несовпадении информационных элементов, то логический блок 13 закрывает оба ключа 9 и 10, исключая выдачу искаженной информации на выход устройства. Такое же решение принимается тогда, когда ошибки обнаруживаются в обоих каналах. В этих случаях логический блок 13 формирует сигнал, который может быть использован для переспроса искаженного сообщения в системах с решающей обратной связью.

Предлагаемое устройство обладает более высокой технико-экономической эффективностью, чем известное, так как позволяет уменьшить потери информации и, следовательно, увеличить помехоустойчивость без введения дополнительной информационной избыточности.

Для известного^устройства число вариантов.необнаруженных ошибок рав,но , , Ί ^п где ό - кратность гарантийно обнаруживаемых ошибок:

jn-k бок более случаях в никает неопределенность, приводящая к потере информации.

В предлагаемом устройстве количество данных случаев уменьшается на величину =2^2t'ⁿ-1.

Для рассмотренного примера ΔΨ-, =7 При использовании (15,11) - кодадЦ^гг = 127, а для (31,26? - кода4Фз=2,Зх Х10⁶.

доля необнаруживаемых ошивысокой кратности.В этих известном устройстве воз-

Claims

(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ ПО ДВУМ ПАРАЛЛЕЛЬНЫМ КАНАЛАМ СВЯЗИ В СИСТЕМЕ ДЛЯ ПЕРЕДАЧИ ДАННЫХ С РЕШАЮЩЕЙ ОБРАТНОЙ СВЯЗЬЮ входы которых подключены к соответствующим входам логического блока и блока опроса несовпадений кодовых комбинаций, в каждом канапе между выходом накопител и информационным входом блока повьшени достоверности включены последовательно переключатель и элемент ИЛИ, второй вход которого соединен с другим выходом переключател канала, а дополнительный выход логического блока подключен к управл к дим входам накопител и переключателей.На чертеже представлена структурна электрическа схема устройства дл приема информации по двум парал- лельным каналам св зи в системе дл передачи данных с решаницей обратной св зью. Устройство содержит блоки 1 и 2 повышени достоверности, элементы ИЛ 3 и 4, переключатели 5 и 6, накопите ли 7 и 8, ключи 9 и 10, сумматор по модулю два 11, блок 12 опроса несовпадений кодовых комбинаций, логический блок 13 и регистр 14 вьщачи инфо мации . 1 Блоки 1 и 2 повышени достовернос ти предназначены дл анализа принима мых кодовых комбинаций на наличие ил отсутствие ошибок. В частном случае блок 1 представл ет собой декодирующее устройство циклического (11,7)-кода с образующи полиномом Р (х) х +Х+1, а блок 2 с образующим полиномом Р2.() . Если комбинаци безызбыточного кода С(х), то комбинаци (11,7)- кода первого канала будет Mi(x) 100000110001, а комбинаци (11,7)- кЬда второго канала +х н-х Мд X х +Х- +х +х100000111111 . Таким образом, информационные эле менты этих комбинаций совпадают (оди наковые)., а проверочные - различные Элементы 3 и 4 ИЛИ и переключате ли 5 и 6 принимают участие в перекрестной проверке кодовых комбинаций первого и второго каналов. Накопите ли 7 и 8 предназначены дл записи и хранени кодовых комбинаций перво и второго каналов. Через ключи 9 и и регистр 14 прин та и проверенна информаци выдаетс на выход устрой ства. Сумматор 11 по модулю два осу ществл ет поразр дное сравнение одноименных элементов комбинации обоих каналов. Блок 12 опроса обеспечивает формирование сигнала несовпадени информационных элементов сравниваемых комбинаций по окончании цикла проверки . Логический блок 13 осуществл ет функции управлени . Работает устройство следующим образом . Элементы кодовых комбинаций поступают в блоки 1 и 2 повьшени достоверности. Одновременно с обработкой в блоках I и 2 элементы комбинаций записываютс в накопители 7 и 8 и сравниваютс на сумматоре И по модулю два. Результат сравнени информационных элементов комбинаций, прин тых по обоим каналам, учитываетс только в тех случа х, когда с управл ющих выходов блоков 1 и 2 не поступают сигналы отбраковки данной комбинации. При поступлении по обоим каналам св зи информации без ошибок будут отсутствовать сигналы отбраковки из блоков 1 и 2 повышени достоверности и сигнал несовпадени из блока 12 опроса . В этом случае информаци из накопителей 7 и 8 через открытые ключи 9 и 10 и регистр 14 выдаетс на выход устройства. При поступлении информации без обнаруживаемых ошибок по первому каналу и обнаружении ошибок блоком 2 второго канала, последний формирует сигнал отбраковки в логический блок 13, который независимо от результата сравнени кодовых комбинаций закрывает ключ 10, блокиру выдачу искаженной информации. На выход устройства через открытый ключ 9 и регистр 14 проходит информаци из накопител 7 пер- вого канала. Устройство работает аналогично и тогда, когда ошибки не обнаруживаютс во втором канале и обнаруживаютс в первом канале. В этом случае закрываетс ключ 9 и остаетс открытым ключ 10, через который информационные элементы комбинации второго канала вьщаютс на выход. Если ошибки не обнаруживаютс в обоих каналах, но информационные эле менты сраниваемых комбинаций не совпадают , то блок 12 опроса формирует сигнал несовпадени в логический блок 13, который выдает сигналы на управл кицие входы накопителей 7 и 8 и переключателей 5 и 6. В этом случае 58 информациошше элементы комбинации первого канала из накопител 7 через переключатель 5 и элемент 4 ИЛИ поступают в блок 2 повышени достовернос ти второго канала и с его выхода в накопитель 8. Аналогично информационные элементы комбинации второго канала из накопител 8 через переключател 6 и элемент 3 ИЛИ проход т в блок 1 повышени достоверности первого канала и с его выхода в накопитель 7. По окончании прохождени информационных элементов входы переключателей 5 и 6 по сигналам из логического блока 13 переключаютс и проверочные элементы 15 В каждом канале из накопителей 7 и 8 поступают в соответствующие блоки 1 и 2 повышени достоверности. Второй цикл перекрестной проверки протекает аналогично первому циклу и позвол ет дополнительно обнаружить ошибки определенной конфигурации. Так, например, если в первом канале имеет место ошибка, описываема многочленом е(х) 5-00010001 10000, то на вход 1 устройства поступит искаженна комбинаци м,(х)М (x)- ё(х) х ч-х +1 ; iOOIOOOOOOOl, а на вход 2 - искажен на комбинаци : К, (х) +х +х тх 1 л 1000001 111 . В первом цикле блоки 1 и 2 не обнаружат ошибки в этих комбинаци х, но так как их информационные элементы не совпадают, то устройство переходит ко второму циклу проверки. При этом в блок 1 через элемент 3 ИЛИ вводитс последовательность, состо ща из информационных Элементов комбинации второго канала и проверочных элементов первого канала т(х) +1- 100000110001 а в блок 2 через элемент 4 ИЛИ посту пает последовательность, состо ща из информационных (искаженных) элементов комбинации первого канала и проверочных (неискаженных) элементов втооого канала т2.(Х)х +х®+х +х +х +1 100100001111 . Эти же последовательности -с информационных выходов блоков 1 и 2 записываютс в накопители 7 и 8 Т1(Х) - в накопитель 7, а УТ1(Х)- в накопитель В. Во втором цикле проверки блок 1 повьш1ени достоверности ошибок -не об 6 наруживает, так как остаток от делени vn,(x) на полином ) равен нулю, а блок 2 - обнаруживает, так как остаток от деленени m(x) на полном - У-Ч / j(.. ) будет не нулевым - R(x)x Х 1100 , Сигнал отбраковки с управл ющего выхода блока 2 поступает в логический блок 13, который закрывает ключ 10, блокиру вьщачу искаженной информации. Неискаженна информаци из накопител 7 через открытый ключ 9 и регистр 14 поступает на выход. Если ошибки не обнаруживаютс и во втором цикле проверки при несовпадении информационных элементов, то логический блок 13 закрывает оба ключа 9 и 10, исключа выдачу искаженной информации на выход устройства. Такое же решение принимаетс тогда, когда ошибки обнаруживаютс в обоих каналах. В этих случа х логический блок 13 формирует сигнал, который может быть использован дл переспроса искаженного сообщени в системах с решающей обратной св зью. Предлагаемое устройство обладает более высокой технико-экономической эффективностью, чем известное, так как позвол ет уменьшить потери информации и, следовательно, увеличить помехоустойчивость без введени дополнительной информационной избыточности . Дл известного; устройства число вариантов.необнаруженных ошибок равно , , -1 . где 6 - кратность гарантийно обнаруживаемых ошибок: f - дол необнаруживаемых ошибок более высокой кратности.В этих случа х в известном устройстве возникает неопределенность, привод ща к потере информации. В предлагаемом устройстве количество данных случаев уменьшаетс на величину . дН Дп рассмотренного примера AV-, 7 При использовании (15,11) - кодадУ г 127, а дл (31,26) - кода4Н 2,Зх 10. Формула изобретени Устройство дл приема информации по двум параллельным каналам св зи в системе дл передачи данных с решающей обратной св зью по авт. № 657635, о тли ч а ю щ е с тем, что, с целью помехоустойчивости , в каждом канале между выходом накопител и информационным входом блока повышени достоверности включены последовательно переключатель и элемент ИЛИ, второй вход которого соединен с другим выходом перек8 6 лючател второго канала, а дополнительный выход логического блока подключен к управл ющим входам накопителей и переключателей. Источиики информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 657635, кл. Н 04 L 1/16, 1977 (прототип).

1- Змх.