PL169485B1 - Sposób i urzadzenie do radiowej transmisji strumieni danych cyfrowych PL - Google Patents

Abstract

z zadana predkoscia transmisji nadawanych strumieni danych cyfrowych uporzadkowanych w sekwencje bitów, pierwsza i druga, z których sekwencja pierwsza stanowi sekwencje synchronizacyjna zawierajaca przy- najmniej pierwsza grupe szesnastu bitów o naprzemien- nie zmieniajacych sie wartosciach, bezposrednio za która wystepuje druga grupa szesnastu bitów, znamienny tym, ze w radiowej stacji nadawczej (12) generuje sie druga grupe (SC) szesnastu bitów, z których przynajmniej osiem bitów ma wartosc logicznej jedynki, i w której pierwszy z szesnastu bitów ma wartosc przeciwna do wartosci ostatniego bitu pierwszej grupy (BR) szesnastu bitów, formuje sie druga grupe (SC) szesnastu bitów w przynajmniej dwie grupy po trzy bity zgodnej wartosci (111, 000), rozdzielone nie wiecej niz dwoma sasiednimi parami bitów o wartosciach zgodnych 1 przeciwnych (00, 11), przy czym za ostatnia grupa trzech bitów zgodnych nastepuja przynajmniej dwie pary bitów o naprzemiennie zmieniajacych sie wartosciach, natom iast w stacji odbiorczej (18) zapamietuje sie druga grupe (SC) szesna- stu bitów wraz z jej zanegowana reprezentacja, porów- nuje sie odebrana druga grupe (SC) szesnastu bitów z zapamietana druga grupa szesnastu bitów i z jej zanego- wana reprezentacja oraz synchronizuje sie uklad syn- chronizacji (22) za pom oca pierwszej grupy (BR) szesna- stu bitów 1 pozostawia sie niezaklócona synchronizacje osiagnieta za pom oca pierwszej grupy (BR) FIG.3. PL

Description

Przedmiotem wynalazku jest sposób i urządzenie do radiowej transmisji strumieni danych cyfrowych, z radiowej stacji nada wczej do stacji odbiorczej.

W stosowanym dotychczas systemie transmisji, strumień danych cyfrowych zawiera kod synchronizacyjny, obejmujący przynajmniej pierwszą grupę szesnastu bitów o wartościach naprzemiennych, bezpośrednio za którą występuje druga określona grupa szesnastu bitów. Stacja odbiorcza systemu transmisji zaopatrzona jest w układ próbkujący, do którego dołączony jest układ rozpoznawczy, rejestr przesuwny oraz układ taktujący, który połączony jest również z rejestrem przesuwnym.

Znana radiowa stacja odbiorcza wyposażona jest w urządzenie, które identyfikuje kody zezwalające, aby umożliwić odbiornikowi radiowemu odbiór przekazanych danych z eteru. Ogólnie, kod zezwalający jest sekwencją bitów i następuje za grupą bitów stosowanych do synchronizacji odbiornika z częstotliwością nadawania. W pewnych przypadkach, w wyniku zakłóceń częstotliwości radiowej lub interferencji z innymi sygnałami, kody zezwalające są błędnie interpretowane przez urządzenie identyfikujące jako inne sygnały synchronizacji, niezgodne z fazą rzeczywiście transmitowanych sygnałów synchronizacji. W wyniku tego radioodbiornik nie jest zdolny 'do zidentyfikowania i przetwarzania przekazanych danych.

W opisie brytyjskiego zgłoszenia patentowego nr 2 004 164 przedstawiono układ rozpoznający stacji odbiorczej, zawierający rejestr wzorcowy z załadowanym do niego wzorcowym kodem synchronizacyjnym, bitowy rejestr nadawczy załadowany bitami odebranymi przez stację odbiorczą i komparator do porównywania zawartości dwóch wspomnianych rejestrów, dla generacji, przy wystąpieniu zgodności, sygnału aktywacji. Kod wzorcowy dobiera się spośród kodów zamieszczonych w tablicy.

Układ rozpoznający nie zawiera sekcji pamięciowej do przechowania negacji kodu zezwalającego i drugiego komparatora do porównywania z nim odebranego kodu zezwalającego. Ten znany układ, ze względu na to, że nie porównuje odebranego kodu również z zanegowanym kodem wzorcowym, nie jest w stanie zapewnić wysokiego poziomu prawdopodobieństwa poprawnego rozpoznawania kodu.

W szczególności, rozpatrując kody wzorcowe mające po 16 bitów, a zamieszczone we wspomnianej tablicy, można stwierdzić, że wszystkie te kody mają strukturę różną od struktury kodu zezwalającego według wynalazku, ponieważ kończą się one trzema lub więcej niż trzema bitami zerowymi, a nie najwyżej dwoma parami bitów synchronizacyjnych. Ostatni kod, nawet jeśli zakończony jest dwoma parami bitów synchronizacyjnych, nie zawiera drugiej (przynajmniej) grupy trzech bitów o wartościach zgodnych, na przykład 111.

W artykule w publikacji „Proceeding of the NCT“ 1962, str. 5.5.1 do 5.5.11, autorstwa M.W. Wilłiarda, opisano kryteria doboru optymalnych wzorów synchronizacyjnych, które opierają się wyłącznie na minimalnym prawdopodobieństwie fałszywego wystąpienia wzoru w odbieranym sygnale.

W artykule tym stwierdzono, że prawdopodobieństwo wystąpienia wzoru synchronizacyjnego w kolizji każdego stopnia może nie tylko zostać zredukowane poniżej prawdopodobieństwa przypadkowego wystąpienia wzoru synchronizacyjnego w grupie bitów danych, lecz nawet do 10% przypadkowej stopy błędów, a sumę prawdopodobieństw wystąpienia wzoru synchronizacyjnego we wszystkich warunkach kolizyjnych można zredukować poniżej prawdopodobieństwa wystąpienia wzoru w jednym zestawie przypadkowych bitów.

Opisana procedura ma zastosowanie tylko do wprowadzania informacji synchronizacyjnej w stałych odstępach czasowych do nadawanego sygnału i do sposobu probabilistycznego doboru, dla wzoru każdej długości, najlepszego wzoru bitów 1 i 0, minimalizującego prawdopodobieństwo wystąpienia fałszywego sygnału synchronizacji w danych wejściowych, prawdopodobnie zakłóconych.

Natomiast w przypadku wynalazku, jego przedmiotem jest dobór, wykorzystanie i określenie dla kryteriów najlepszych wzorów synchronizacyjnych umieszczonych na samym początku sygnału nadawanego, a nie przemieszanych w stałych odstępach w tym sygnale nadawanym.

Ponadto, w artykule w publikacji „ELECTRONICS LETTERS“, wol. 24 nr 6, z 17 marca 1988, Stevenage, W. Bryt., str. 301, 302 przedstawiono sposób synchronizacji dla transmisji

169 485 pakietowej, w którym wzór synchronizacyjny poprzedzany jest okresową preambułą, i w którym preambuła wykorzystywana jest dodatkowo wraz ze wzorem synchronizacyjnym do wyszukiwania początku ramki danych.

Proces synchronizacji, opisany w artykule dzieli się na dwa etapy. W pierwszym etapie następuje wykrycie końca preambuły, a w drugim etapie, z wykorzystaniem informacji o zakończeniu preambuły, następuje dezaktywacja pierwszego etapu.

Natomiast w rozwiązaniu, według wynalazku synchronizację osiąga się za pomocą preambuły i utrzymuje się ją podczas odbioru wzoru synchronizacyjnego w jednym stopniu. Ponadto, wzór synchronizacyjny opisany we wspomnianym artykule i jego kryterium jest zupełnie różny od opisanego według wynalazku, w którym wzór synchronizacyjny zawiera jedną lub więcej grup złożonych z trzech bitów o wartościach zgodnych, naprzemiennych lub zespolonych z nie więcej niż dwoma sąsiednimi parami bitów o wartościach zgodnych i przeciwnych, korzystnie, zestawionych w pierwszej części tego wzoru synchronizacyjnego.

Sposób, według wynalazku, dotyczy radiowej transmisji strumieni danych cyfrowych, z radiowej stacji nadawczej do stacji odbiorczej, z zadaną prędkością transmisji nadawanych danych cyfrowych uporządkowanych w sekwencje bitów, pierwszą i drugą. Sekwencja pierwsza stanowi sekwencję synchronizacyjną zawierającą przynajmniej pierwszą grupę szesnastu bitów o naprzemiennie zmieniających się wartościach, bezpośrednio za którą występuje druga grupa szesnastu bitów.

Sposób, według wynalazku charakteryzuje się tym, że w radiowej stacji nadawczej generuje się drugą grupę szesnastu bitów, z kórych przynajmniej osiem bitów ma wartość logicznej jedynki, i w której pierwszy z szesnastu bitów ma wartość przeciwną do wartości ostatniego bitu pierwszej grupy szesnastu bitów. Następnie formuje się drugą grupę szesnastu bitów w przynajmniej dwie grupy po trzy bity zgodnej wartości (111,000) rozdzielone nie więcej niż dwoma sąsiednimi parami bitów o wartościach zgodnych i przeciwnych (00, 11). Za ostatnią grupą trzech bitów zgodnych następują przynajmniej dwie pary bitów o naprzemiennie zmieniających się wartościach. Natomiast w stacji odbiorczej zapamiętuje się drugą grupę szesnastu bitów sekwencji synchronizacyjnej wraz z jej zanegowaną reprezentacją, porównuje się odebraną drugą grupę szesnastu bitów z zapamiętaną z jej zanegowaną reprezentacją oraz synchronizuje się układ synchronizacji za pomocą pierwszej grupy szesnastu bitów sekwencji synchronizacyjnej i pozostawia się niezakłóconą synchronizację osiągniętą za pomocą pierwszej grupy szesnastu bitów. W układzie rozpoznającym komparatory identyfikuje się drugą grupę szesnastu bitów. Następnie, w odpowiedzi na zidentyfikowanie tej drugiej grupy, odbiera się ją w stacji odbiorczej i przetwarza się strumienie danych cyfrowych.

Podczas formowania drugiej grupy szesnastu bitów sekwencji synchronizacyjnej ustawia się sąsiednie pary bitów (00 lub 11) w pierwszej połowie tej drugiej grupy szesnastu bitów.

Korzystnie, podczas formowania drugiej grupy szesnastu bitów sekwencji synchronizacyjnej ustawia się wspomniane bity w szesnastkowej kombinacji E98A.

Urządzenie, według wynalazku, przeznaczone jest do radiowej transmisji strumieni danych cyfrowych z radiowej stacji nadawczej do stacji odbiorczej. Do stopnia wejściowego stacji odbiorczej dołączony jest układ próbkujący oraz układ synchronizacji, który jest dodatkowo połączony z układem próbkującym. Ponadto stacja odbiorcza jest zaopatrzona w układ taktujący dołączony swym wyjściem do układu synchronizacji oraz do rejestru przesuwnego połączonego z wyjściem układu próbkującego.

Urządzenie, według wynalazku, charakteryzuje się tym, że stacja odbiorcza zaopatrzona jest dodatkowo w komparatory, pierwszy i drugi oraz w pamięć z sekcjami pamięci. Każdy z komparatorów pierwszym wejściem dołączony jest do rejestru przesuwnego, drugim wejściem dołączony jest do sekcji pamięci, a swym wyjściem dołączony jest do układu synchronizacji i układu zezwalającego. Ponadto wejście układu synchronizacji, które jest połączone z wyjściami komparatorów, jest dołączone do układu programującego koniec zliczania, którego wyjścia dołączone są do licznika rewersyjnego dla wyznaczenia końca zliczania licznika rewersyjnego.

Układ zezwalający zawiera bramkę koniunkcji oraz układ komutacyjny. Bramka koniunkcji jednym wejściem dołączona jest do rejestru przesuwnego, a drugim wejściem do układu komutacyjnego. Ponadto układ komutacyjny dołączony jest do wyjść komparatorów oraz do układu

169 485 5 programującego koniec zliczania. Układ synchronizacji zaopatrzony jest w generator błędu, dołączony do licznika rewersyjnego.

Rozwiązanie, według wynalazku, zostanie objaśnione w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia ogólny schemat blokowy urządzenia, według wynalazku, do transmisji danych cyfrowych, fig. 2 - strumień danych obejmujący pełną sekwencję bitów zawierających informację nadawaną przez urządzenie według wynalazku, fig. 3a - sygnał przekazywany przez antenę stacji nadawczej urządzenia z fig. 1, fig. 3b - sygnał synchronizacji wydzielony w stacji odbiorczej urządzenia z fig. 1 po odebraniu sygnału przedstawionego na fig. 3a, fig. 3c - sygnał błędu synchronizacji wyprowadzony w urządzeniu z fig. 1 po odebraniu sygnału przedstawionego na fig. 3a, fig. 4 - funkcjonalny schemat logiczny radiowej stacji odbiorczej z fig. 1, fig. 5 - układ synchronizacji fazowej urządzenia odbiorczego z fig. 4 w postaci uproszczonego schematu blokowego, fig. 6a - przykład wyprzedzającej identyfikacji niepoprawnej grupy bitów SC przedstawionej na fig. 2, fig, 6b - przykład opóźnionej identyfikacji niepoprawnej grupy bitów SC przedstawionej na fig. 2, fig. 6c - przykład z fig. 6a przy zastosowaniu tej samej grupy bitów i jej zanegowanej reprezentacji, fig. 7 - przykład próbkowania wykonywanego w układzie z fig. 4, fig. 8a - sygnał odpowiadający sekwencji zoptymalizowanego klucza rozpoznawczego, a fig. 8b przedstawia rozkład widmowy sygnału z fig. 8a.

Urządzenie do radiowej transmisji danych przeznaczone jest do transmisji danych w postaci cyfrowej na częstotliwościach radiowych, między przynajmniej dwoma komputerami osobistymi zlokalizowanymi w tym samym budynku lub w osobnych budynkach , w promieniu nie większym niż około 500 m.

Na fig. 1 przedstawiono typową konfigurację urządzenia do transmisji strumienia danych cyfrowych, w którym pierwszy układ przetwarzania danych, korzystnie komputer osobisty PC1, przetwarza w znany sposób dane, które mają być przekazane w postaci cyfrowej do drugiego układu przetwarzania danych, korzystnie komputera osobistego PC2. Komputer PC1 wyposażony jest w cyfrową radiową stację nadawczą 12 znanego rodzaju, która przekazuje dane przetwarzania przez komputer PC1, za pomocą anteny nadawczej 14. Nadane sygnały elektromagnetyczne zostają odebrane przez antenę odbiorczą 16, dołączoną do radiowej stacji odbiorczej 18, która w postaci dodatkowej płytki lub modułu wprowadzona jest do komputera osobistego PC2. Sygnały są nadawane przez stację nadawczą 12 w postaci kolejnych bloków lub sekwencji bitów.

Jak przedstawiono na fig. 2, każdy strumień danych cyfrowych ST zawiera w całości 480 bitów, z których pierwsze 32 bity stanowią sekwencję synchronizacyjną SS, podczas gdy następna grupa bitów reprezentuje sekwencję transmitowanych danych SD. Za każdym strumieniem danych cyfrowych ST następuje grupa 64 nieznaczących bitów, nie przedstawionych na fig. 2, które wykorzystywane są dla oddzielania poszczególnych strumieni danych cyfrowych ST od siebie.

Sekwencja synchronizacyjna SS jest podzielona na dwie grupy bitów, z których pierwsza grupa BR 16 bitów o naprzemiennie zmieniających się wartościach jest wykorzystywana do synchronizacji stacji odbiorczej 18. Druga grupa SC 16 bitów sekwencji synchronizacyjnej SS wykorzystywana jest do zidentyfikowania końca synchronizacji i rozpoczęcia odbioru danych.

Pierwsza grupa BR 16 bitów sekwencji synchronizacyjnej SS, zawiera uporządkowaną sekwencję logicznych jedynek i zer, a reprezentowana jest przez liczbę szesnastkową AAAA, stanowiącą ekwiwalent postaci binarnej 1010101010101010.

Druga grupa SC 16 bitów sekwencji synchronizacyjnej SS, zawiera zbiór różnorodnie zgrupowanych bitów jedynek i zer, a reprezentowana jest na przykład przez liczbę szesnastkową BA8C, stanowiącą ekwiwalent postaci binarnej 1011101010001100. Podobnie, sekwencja transmitowanych danych SD umieszczonych za sekwencją synchronizacyjną SS, zawiera szereg różnorodnie uporządkowanych bitów.

Przedstawionemu na fig. 3a przebiegowi odpowiada sygnał cyfrowy pierwszej grupy BR 16 bitów, drugiej grupy 16 bitów SC i sekwencji transmitowanych danych SD strumienia danych cyfrowych ST, transmitowanego przez antenę 14, w postaci dodatnich i ujemnych impulsów o czasie trwania T (sek). Pierwsza grupa BR 16 bitów sekwencji synchronizacyjnej stanowi serię ośmiu impulsów prostokątnych, których analiza harmoniczna przedstawia superpozycję jednej fali o podstawowej częstotliwości fo = 3/2T, f2 = 5/2T itd.

169 485

Podstawową częstotliwość fo wybiera się zazwyczaj jako 576 kHz, ponieważ taka częstotliwość jest prawidłowo wykorzystana do transmiji danych o czasie trwania impulsu T = 0,868 sekundy. Częstotliwość powtarzania lub prędkość transmisji bitów strumienia danych cyfrowych ST wynosi ft = 1/T = 1,152 megabitów,/sekundę.

Radiowa stacja odbiorcza 18, jak przedstawiono na fig. 4, zawiera stopień wejściowy 20, który wzmacnia sygnał odebrany przez antenę 16. Stopień wejściowy 20 wysyła sygnał do układu synchronizacji 22 i do układu próbkującego 24. Układ synchronizacji 22 dokonuje synchronizacji charakterystycznego taktowania stacji odbiorczej 18 z prędkością transmisji I/T sygnałów wysyłanych przez radiową stację nadawczą 12.

Ponieważ odbywa się transmisja sygnału w postaci cyfrowej, wspomniana synchronizacja polega na synchronizacji fazy sygnału taktowania t generowanego przez układ taktujący 21 stacji odbiorczej 18, zgodnie z fazą sygnałów nadanych przez stację nadawczą 12. Z tego powodu, jako układ synchronizacji 22, korzystnie stosuje się układ oscylatora z synchroniczną pętlą fazową PLL.

Odebrany przez antenę 16 i wzmocniony w stopniu wejściowym 20 sygnał S1 (fig. 4 i 5), który ma charakterystyczną fazę 01, zostaje doprowadzony do wejścia 23 (fig. 5) generatora sygnału błędu 25 zawierającego bramkę XOR 26. Generator sygnału błędu 25, stanowiący komparator fazy, porównuje fazę 01 z fazą 02 drugiego sygnału taktowania t2 wyprowadzonego w znany sposób z sygnału taktowania t generowanego przez układ taktujący 21 stacji odbiorczej 18, za pomocą drugiego licznika rewersyjnego 28 oraz dzielnika 29. Sygnał błędu Se występujący na wyjściu 30 generatora sygnału błędu 25 przedstawiony jest na fig. 3c.

Przy występowaniu dodatniego lub ujemnego błędu fazowego, sygnał błędu Se zawiera bity zerowe lub bity jedynkowe o dłuższym czasie trwania niż wymaga do uruchomienia licznik rewersyjny 32, który działa pomiędzy dwoma określonymi wartościami granicznymi + K i —K, jak również drugi licznik rewersyjny 28 tak, aby utrzymać obydwa liczniki rewersyjne dokładnie w fazie. Odpowiada to synchronizacji odebranego sygnału S1 i drugiego sygnału taktowania t2. Jeśli nastąpiła synchronizacja, drugi sygnał taktowania t2 na wyjściu 34 układu synchronizacji 22 zawiera uporządkowaną sekwencję bitów jedynkowych i zerowych, z których każdy ma czas trwania T/2, jak przedstawiono na wykresie z fig. 3c. Wówczas drugi sygnał taktowania t2 jest całkowicie zrównoważony.

Układ synchronizacji 22 zawiera ponadto układ programujący koniec zliczania 36, który jest dołączony do licznika rewersyjnego 32 i zdolny jest do modyfikowania wartości granicznej K w zależności od sygnału potwierdzenia AB1 występującego na jednym z jego zacisków wejściowych 38.

Ponadto, jeśli stacja odbiorcza 18 odbiera pierwszą grupę BR 16 bitów sekwencji synchronizacyjnej SS, to ona synchronizuje z prędkością transmisji sygnału odebranego S1. Jeśli po pierwszej grupie BR 16 bitów zostaje odebrana druga grupa Sc 16 bitów, jak przedstawiono na wykresach z fig. 3a, 3b i 3c, która to druga grupa SC 16 bitów zawiera podgrupy trzech zgodnych bitów na przykład 40,42, to powoduje generację sąsiednich zgodnych impulsów 43 i 45 o przeciwnym znaku i czasie trwania T. Fakt, że impulsy 43 i 45 są przyległe powoduje, że licznik rewersyjny 32 nie osiąga wartości granicznych +K lub —K, w wyniku czego synchronizacja uprzednio dokonana za pomocą pierwszej grupy BR 16 bitów nie zostaje zmieniona.

Jednakże, grupy dwóch zgodnych bitów zawsze wytwarzają dwa kolejne zgodne impulsy. Jeśli grupy dwóch zgodnych bitów są parami zgodnych i przeciwnych bitów jak impulsy 46 i 47, to zostają wytworzone, dwie oddzielone przez dwa inne pojedyncze impulsy. W wyniku tego licznik rewersyjny 32 jest pobudzany przez dłuższy czas, pomimo, że nie osiąga wartości granicznych + K lub —K. W tym przypadku synchronizacja również nie uległa zmianie, ale ryzyko jest większe.

Na końcu badania bitów drugiej grupy SC 16 bitów, synchronizacja zostaje zachowana w opisany sposób, w wyniku czego dane reprezentowane przez następującą sekwencję transmitowanych danych SD (fig. 2) mogą być prawidłowo przetwor_zo_ne.

Nawiązując do fig. 4, odebrany sygnał S1 jest również przesyłany do układu próbkującego 24, który pod kontrolą drugiego sygnału taktowania t2 wysyłanego przez układ synchronizacji 22, _rozpoznaje poziom jedynkowy lub zerowy bitów strumienia danych cyfrowych ST, podczas _na_rastających zboczy 54 (fig. 7) impulsów drugiego sygnału taktowania t2. Na wyjściu 56 układu

169 485 próbkującego 24 odzyskano te same bity odebranego strumienia danych cyfrowych ST, który jest całkowicie pozbawiony zakłóceń lub niedoskonałości kształtu, a więc w stanie nadającym się do prawidłowego przetwarzania przez następne stopnie stacji odbiorczej 18.

Sygnał wyjściowy S2 układu próbkującego 24 zostaje następnie przesłany do 16 komórkowego rejestru przesuwnego 58, którego czas cyklu ładowania odpowiada jednemu bitowi. Po każdym cyklu, zawartość rejestru 58 zostaje porównana równocześnie w dwóch komparatorach 60 i 61 z bieżącym kluczem zezwalającym SC' i odpowiednio z jego negacją CSC', przy czym obydwa wydzielone są z sekcji odpowiednio 63-1 i 63-2 pamięci 63 znanego rodzaju, która dołączona jest do obydwu komparatorów 60 i 61. Dodatni wynik porównania uzyskany przez komparatory 60 i 61 oznacza, że klucz reprezentowany przez drugą grupę SC 16 bitów jest bieżącym kluczem, a zatem został zidentyfikowany przez stację odbiorczą 18. W takiej sytuacji komparatory 60 i 61 wytwarzają sygnał potwierdzenia AB 1, aby wysterować układ zezwalający 64 dopuszczający sekwencję transmitowanych danych SD do komputera osobistego PC2. Jednocześnie jeśli, w wyniku zakłóceń różnego rodzaju, niektóre bity bieżącego kodu zawierającego drugą grupę SC 16 bitów, a nadanego przez stację nadawczą 12 uległy zmianie, to komparatory 60, 61 nie zidentyfikują go i układ zezwalający 64 nie upoważni wyjścia bitów danych, w wyniku czego zostaną one stracone.

Układ zezwalający 64 zawiera bramkę koniunkcji 66 dla wyprowadzenia danych, sterowaną przez układ komutacyjny 67, który przy występowaniu sygnału potwierdzenia AB1 podtrzymuje bramkę koniunkcji 66 w stanie aktywnym umożliwiając przekazanie sekwencji transmitowanych danych SD do komputera osobistego PC2.

Jednocześnie, sygnał potwierdzenia AB1 zostaje wysyłany do układu programującego koniec zliczania 36, który programuje wartości graniczne K', -K'. W ten sposób interwencja układu synchronizacji 22 z synchroniczną pętlą fazową PLL jest praktycznie wykluczona. W wyniku tego sekwencja transmitowanych danych SD, które chociaż mogą być porządkowe, to nie zmieniają synchronizacji stacji odbiorczej 18, uprzednio uzyskanej za pomocą pierwszej grupy BR 16 bitów i zachowanej podczas odbioru drugiej grupy SC 16 bitów.

Klucz stanowiący drugą grupę SC 16 bitów nie powinien powodować utraty transmitowanych danych, przy czym nie może nastąpić zmiana synchronizacji stacji odbiorczej 18, zapewnionej przez pierwszą grupę BR 16 bitów sekwencji synchronizacyjnej SS.

Jeśli klucz nie powoduje utraty danych, oznacza, że jest „odporny na błędy“ ze wskazaniem na stopień niepodatności na niepoprawną identyfikację. Odpornością na błędy jest określone prawdopodobieństwo, że bieżący klucz zostanie błędnie zidentyfikowany w nieprawidłowych pozycjach wewnątrz obszaru sekwencji synchronizacyjnej SS, zarówno podczas porównania bit z bitem pomiędzy bieżącym kluczem a sekwencją synchronizacyjną SS jak i podczas porównania bit z bitem pomiędzy negacją klucza odpowiadającego drugiej grupie SC 16 bitów, a tą samą sekwencją synchronizacyjną SS.

Przyczynami, które mogą dać początek niepoprawnej identyfikacji są głównie szumy i/lub interferencje, które mogą zmieniać zawartość strumienia danych cyfrowych ST.

W badaniu odporności klucza na błędy, należy wyróżnić dwa przypadki fałszywej identyfikacji: identyfikacja wyprzedająca i identyfikacja opóźniona. Identyfikacja wyprzedzająca zachodzi wówczas, gdy bieżący klucz SC' zostaje porównany z ekwiwalentną grupą bitów wkraczających w pierwszą grupę BR 16 bitów i tym samym kluczem stanowiącym drugą grupę SC 16 bitów wewnątrz sekwencji synchronizacyjnej SS,jak to przedstawiono dla przykładu na wykresie z fig. 6a. W takiej pozycji bieżącego klucza SC', występuje niepoprawna wyprzedzająca identyfikacja dla dziewięciu bitów w pozycjach e odebranego klucza, które zostaną jednocześnie błędnie przestawione z powodu wspomnianych zakłóceń.

Tak więc prawdopodobieństwo Pa, które w takim przypadku będzie miało miejsce dla każdej pozycji porównania, jest określone zależnością:

PA = BER^h-(1-BER)^{16 h}, gdzie BER jest współczynnikiem błędu zwykle dopuszczonym dla bitów strumienia danych cyfrowych ST, a H jest przesunięciem w lewo bieżącego klucza SC' względem klucza odpowiadającego drugiej grupie SC 16 bitów (wykres z fig. 6a).

169 485

Identyfikacja opóźniona ma miejsce wówczas, gdy bieżący klucz SC (wykres z fig. 6b) zostaje porównany z ekwiwalentną grupą bitów sekwencji synchronizacyjnej SS wkraczających w drugą grupę SC 16 bitów i następującą sekwencję transmitowanych danych SD, jak to przedstawiono dla przykładu na wykiesie z fig. 6b. W takiej względnej pozycji bieżącego klucza SC', niepoprawna identyfikacja opóźniona ma miejsce dla pięciu bitów klucza odebranego w pozycjach oznaczonych na fig. 6b przez e, które są jednocześnie błędnie przestawione wskutek zakłóceń transmisji, Prawdopodobieństwo Pr, które w takim przypadku występuje dla każdej pozycji porównania, jest określone przez zależność:

Pr = [BER^h -(1-BER)³²-^h-^d]/2^d~¹⁶ dla (D = 17...31), gdzie D jest przemieszczeniem w prawo klucza SC względem drugiej grupy SC 16 bitów i gdzie mianownik wskazuje prawdopodobieństwo, że pierwsze D 16 bitów z sekwencji transmitowanych danych SD są takie same jak odpowiadające im bity klucza odpowiadającego drugiej grupie SC 16 bitów sekwencji synchronizacyjnej SS.

Biorąc pod uwagę porównanie sekwencji synchronizacyjnej SS z negacją klucza, CSC odpowiadającego drugiej grupie SC 16 bitów, uzyskane zostają dwa podobne wyrażenia Pac i Prc prawdopodobieństw niepoprawnych identyfikacji negacji klucza.

W konkluzji, ogólny współczynnik prawdopodobieństwa niepoprawnej identyfikacji bieżącego klucza SC' i jego negacji CSC' określony jest przez wyrażenie:

31

Pt= Σ Pa + Σ Pr D-O D-17

31

Ptc = Σ Pac + Σ Prc D-0 D-17

Mniejsze wartości Pt i Ptc wskazują większą odporność na błędy. Obliczanie Pt i Ptc dla wszystkich kluczy, które można otrzymać z kombinacji 16 bitów sekwencji drugiej grupy SC 16 bitów uczyniło możliwym sprecyzowanie ustalonej liczby takich kombinacji, które mają minimalną wartość prawdopodobieństw niepoprawnej identyfikacji. Aby wśród tych kombinacji lub kluczy sprecyzować, który z kluczy „funkcjonuje najlepiej, niezbędnym jest określenie dalszych warunków.

Jak wspomniano, każda sekwencja trzech zgodnych bitów wytwarza parę sąsiadujących błędnych sygnałów o przeciwnym znaku, a więc bardzo dobrze zrównoważonych. Tak więc taka sekwencja może być otrzymana bez ograniczeń w optymalnym kluczu.

Ponadto ustalono, że każda sekwencja dwóch zgodnych bitów wytwarza pojedynczy błędny sygnał, który ma być zrównoważony przez inną sekwencję dwóch zgodnych i przeciwnych bitów rozmieszczonych bezpośrednio potem. Od tego czasu sekwencje dwóch zgodnych i przeciwnych bitów wytwarzają błędne sygnały, które są bardziej rozsunięte, co oznacza mniejsze zrównoważenie tych, które są wytworzone przez pojedynczą sekwencję trzech bitów. Można wyciągnąć wniosek, że byłoby lepiej wykluczyć je, jednakże należy zauważyć, że najlepsze kombinacje, to znaczy te z minimalną wartością prawdopodobieństwa Pt i Ptc niepoprawnej identyfikacji, zawierają przynajmniej jedną sekwencję dwóch bitów. Tak więc optymalny klucz zawiera jedną sekwencję dwóch zgodnych i przeciwnych bitów.

169 485

Rozpatrując wykres z fig. 6c, na którym jest przedstawiona sekwencja pierwszej grupy BR 16 bitów i drugiej grupy SC 16 bitów z wykresu z fig. 6a, i na którym jest dodana negacja CSC' klucza SC', można zauważyć, że liczba niezgodności E2 negacji CSC' jest dopełnieniem do 16 z liczbą niezgodności E1 klucza SC'. Chociaż liczba niezgodności E1 jest wyższa od E2, to prawdopodobieństwo niepoprawnej identyfikacji jest mniejsze, w obliczeniu całkowitego prawdopodobieństwa wynikającego z porównania bieżącego klucza SC', który stanowi druga grupa SC 16 bitów oraz jego negacji CSC'. Oczywistym jest, że występuje mniejsze całkowite prawdopodobieństwo niepoprawnej identyfikacji, podczas gdy liczby niezgodności E1 i E2 dążą do zrównania.

Zatem powstaje dalszy warunek, że optymalny klucz musi mieć liczbę niezgodności dążącą do jej uzupełnienia do 16 we wszystkich porównaniach pomiędzy samym kluczem i jego negacją, w odniesieniu do sekwencji synchronizacyjnej SS w następnych względnych pozycjach.

Przy rozpatrywaniu licznych kombinacji, które można otrzymać wykorzystując szesnaście bitów sekwencji drugiej grupy bitów SC sekwencji synchronizacyjnej SS, można stwierdzić, że najlepszą kombinacją, która spełnia uprzednie warunki jest kombinacja uzyskana z sekwencji bitów jedynkowych i zerowych, zawierająca jedną lub więcej grup trzech zgodnych bitów, zmieniających się lub złączonych nie więcej niż z dwoma sąsiadującymi parami zgodnych i przeciwnych bitów, korzystnie umieszczonych w pierwszej części sekwencji drugiej grupy SC 16 bitów. Klucz ten jest reprezentowany przez liczbę szesnastkową E98A, odpowiadającą binarnej postaci 1110100110001010.

Wybrany klucz powinien ponadto rozpoczynać się bitem o przeciwnym znaku względem ostatniego bitu sekwencji synchronizacyjnej SS, zawierającej pierwszą grupę BR 16 bitów, która poprzedza sekwencję drugiej grupy SC 16 bitów.

Klucz wybrany jako optymalny ma kształt sygnału przedstawionego na fig. 8a.

Analiza harmoniczna kształtu fali z fig. 8a wskazuje, że każda sekwencja dwóch zgodnych bitów wytwarza impulsy częstotliwościowe o podstawowej częstotliwości f o = 1 /4T i ich nieparzystych harmonicznych : f'i + 3/6T, f '2 = 5/6T itd.

Z wykresu zawartości harmonicznych fali klucza z fig. 8a, przedstawionego na fig. 8b, wyraźny i wyizolowany szczyt występuje przy podstawowej częstotliwości fo= 1/2T = 576 kHz, równej częstotliwości synchronizacji stacji odbiorczej 18.

Tak więc można zauważyć, że sekwencja dwóch bitów klucza z fig. 8a nie daje żadnego wkładu do podstawowej częstotliwości 576 kHz, mając szczyty częstotliwości w większej odległości od niej, a sekwencja trzech bitów daje pewien wkład swą drugą nieparzystą harmoniczną3/6T = 1/2T = 576 kHz do częstotliwości synchronizacji.

Tak więc zweryfikowano, że wybrany klucz nie tylko nie interferuje z synchronizacją radiowej stacji odbiorczej 18, ale daje pewien wkład w utrzymywanie synchronizacji odebranego sygnału. Spowodowało to również, na podstawie zrównoważonej zawartości bitów jedynkowych i zerowych, że występuje osiem bitów jedynkowych i osiem bitów zerowych.

Radiowa stacja nadawcza 12 i radiowa stacja odbiorcza 18 mogą być zintegrowane w dwóch odrębnych przenośnych aparatach telefonicznych, z których każdy jest dołączony do odpowiadającego mu komputera osobistego i przystosowany jest do nadawania oraz odpowiednio odbioru, drogą radiową, danych przetworzonych przez odpowiedni komputer osobisty, w kanałach telefonicznych.

——-BRa rLTLnZru ' I nO|i o i o i o A o t o

1010

42—) 46~)47-

SC

40·— Λ 42—1*6') nj“^ri_n_Zr“i_Z. 10(110(01000)(00 b JKXLrin_njn_rinTLrLnj^-LJTJTmTnTL i I i <^{4S 49}? I c rnkruw---------juin ' '' umpjmfmrmiLnrL itul

43> 51—^>

FIG.3

FIG.6 r |c|e₍ |e|ele, | |ejej | jele jo o (|(|i o (Hloio (ioh|oio|of~~-—esc' •je jej |e!e! |eje| | jej

FIG.5

ST fc-2

S4 rm_r

FIG<8a

f (KHz)

FIG.1 ·- >' ss

ST

SD

FIG.2 /\—'—16

i>c2. FIG· 4

Departament Wydawnictw UP RP Nakład 90 egz Cena 4,00 zł

Claims (6)

1. Zastrzeżenia patentowe

   1. Sposób radiowej transmisji strumieni danych cyfrowych, z radiowej stacji nadawczej do stacji odbiorczej, z zadaną prędkością transmisji nadawanych strumieni danych cyfrowych uporządkowanych w sekwencje bitów, pierwszą i drugą, z których sekwencja pierwsza stanowi sekwencję synchronizacyjną zawierającą przynajmniej pierwszą grupę szesnastu bitów o naprzemiennie zmieniających się wartościach, bezpośrednio za którą występuje druga grupa szesnastu bitów, znamienny tym, że w radiowej stacji nadawczej (12) generuje się drugą grupę (SC) szesnastu bitów, z których przynajmniej osiem bitów ma wartość logicznej jedynki, i w której pierwszy z szesnastu bitów ma wartość przeciwną do wartości ostatniego bitu pierwszej grupy (BR) szesnastu bitów, formuje się drugą grupę (SC) szesnastu bitów w przynajmniej dwie grupy po trzy bity zgodnej wartości (111, 000), rozdzielone nie więcej niż dwoma sąsiednimi parami bitów o wartościach zgodnych i przeciwnych (00,11), przy czym za ostatnią grupą trzech bitów zgodnych następują przynajmniej dwie pary bitów o naprzemiennie zmieniających się wartościach, natomiast w stacji odbiorczej (18) zapamiętuje się drugą grupę (SC) szesnastu bitów wraz z jej zanegowaną reprezentacją, porównuje się odebraną drugą grupę (SC) szesnastu bitów z zapamiętaną drugą grupą szesnastu bitów i z jej zanegowaną reprezentacją oraz synchronizuje się układ synchronizacji (22) za pomocą pierwszej grupy (BR) szesnastu bitów i pozostawia się niezakłóconą synchronizację osiągniętą za pomocą pierwszej grupy (BR) szesnastu bitów, a w układzie rozpoznającym zawierającym komparatory (60 i 61) identyfikuje się drugą grupę (SC) szesnastu bitów, po czym w odpowiedzi na zidentyfikowanie tej drugiej grupy (SC), odbiera się ją w stacji odbiorczej (18) i przetwarza się strumienie danych cyfrowych (ST).
2. 2. Sposób według zastrz. 1, znamienny tym, że podczas formowania drugiej grupy (SC) szesnastu bitów ustawia się sąsiednie pary bitów (00 lub 11) w pierwszej połowie drugiej grupy (SC) szesnastu bitów.
3. 3. Sposób według zastrz. 1, znamienny tym, że podczas formowania drugiej grupy (SC) szesnastu bitów ustawia się wspomniane bity w szesnastkowej kombinacji E98A.
4. 4. Urządzenie do radiowej transmisji strumieni danych cyfrowych z radiowej stacji nadawczej do stacji odbiorczej, do której stopnia wejściowego dołączony jest układ próbkujący oraz układ synchronizacji, który jest dodatkowo połączony z układem próbkującym, a ponadto stacja odbiorcza jest zaopatrzona w układ taktujący dołączony swym wyjściem do układu synchronizacji oraz do rejestru przesuwnego połączonego z wyjściem układu próbkującego, znamienne tym, że stacja odbiorcza (18) zaopatrzona jest dodatkowo w komparatory, pierwszy i drugi (60 i 61) oraz w pamięć (63) z sekcjami pamięci (63-1, 63-2), przy czym każdy z komparatorów (60,61) pierwszym wejściem dołączony jest do rejestru przesuwnego (58), drugim wejściem dołączony jest do sekcji pamięci (63-1, 63-2), a swym wyjściem dołączony jest do układu synchronizacji (22) i układu zezwalającego (64), a ponadto wejście układu synchronizacji (22), które jest połączone z wyjściami komparatorów (60, 61), jest dołączone do układu (36) programującego koniec zliczania, którego wyjścia dołączone są do licznika rewersyjnego (32) dla wyznaczenia końca zliczania licznika rewersyjnego (32).
5. 5. Urządzenie według zastrz. 4, znamienne tym, że układ zezwalający (64) zawiera bramkę koniunkcji (66) oraz układ komutacyjny (67), przy czym bramka koniunkcji (66) jednym wejściem dołączona jest do rejestru przesuwnego (58), a drugim wejściem do komutacyjnego (67), a ponadto układ komutacyjny (67) dołączony jest do wyjść komparatorów (60, 61) oraz do układu (36) programującego koniec zliczania.
6. 6. Urządzenie według zastrz. 4, znamienne tym, że układ synchronizacji (22) zaopatrzony jest w generator (25) sygnału błędu, dołączony do licznika rewersyjnego (32).

   169 485 3