CZ282504B6 - Povolovací kód pro radiový přenos dat a zařízení pro jeho používání - Google Patents

Povolovací kód pro radiový přenos dat a zařízení pro jeho používání Download PDF

Info

Publication number
CZ282504B6
CZ282504B6 CS922753A CS275392A CZ282504B6 CZ 282504 B6 CZ282504 B6 CZ 282504B6 CS 922753 A CS922753 A CS 922753A CS 275392 A CS275392 A CS 275392A CZ 282504 B6 CZ282504 B6 CZ 282504B6
Authority
CZ
Czechia
Prior art keywords
bits
sequence
recognition sequence
circuit
recognition
Prior art date
Application number
CS922753A
Other languages
English (en)
Inventor
Umberto Ratti
Original Assignee
Sixtel S.P.A.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sixtel S.P.A. filed Critical Sixtel S.P.A.
Publication of CZ275392A3 publication Critical patent/CZ275392A3/cs
Publication of CZ282504B6 publication Critical patent/CZ282504B6/cs

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/022—Selective call receivers
    • H04W88/025—Selective call decoders
    • H04W88/026—Selective call decoders using digital address codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/005—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Engineering & Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transmitters (AREA)
  • Nitrogen Condensed Heterocyclic Rings (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Near-Field Transmission Systems (AREA)
  • Circuits Of Receivers In General (AREA)
  • Communication Cables (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Steroid Compounds (AREA)
  • Small-Scale Networks (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

Radiová vysílací stanice vysílá číslicová data předem určenou rychlostí na přijímací stanici (18). Přijímací stanice (18) je řízena časovacím obvodem (22), který rozpoznává předem určený povolovací kód. Číslicová data jsou přenášena jako sled bitů a každý sled obsahuje první skupinu bitů (BR) pro synchronizování časovacího obvodu a rychlosti přenosu dat. Tato první skupina bitů je následována druhou skupinou (SC) bitů, která zahrnuje povolovací kód. Rozpoznávání povolovacího kódu dovoluje, aby přijímací stanice (18) přijímala a zpracovávala přenášenou informaci. Povolovací kód je odvozován od sledu bitů logické jedničky a logické nuly a určité bity sledu jsou měněny pro vytváření skupin tří stejných bitů (111,000). Každá skupina tří bitů nemá více než dvě přilehlé dvojice stejných a opačných bitů (10,01). Skupiny stejných bitů jsou uspořádány v první části druhé skupiny (SC) tak, že vyhlídky na nesprávné rozpoznávání jsou minimalizovány a synchronizace dosahovaná první ŕ

Description

(57) Anotace:
Radiové vysílací zařízení vysílá číslicová data předem určenou rychlostí na přijímací zařízení (18). Přijímací zařízení (18) je řízeno časovacím rozpoznávacím obvodem (22), který rozpoznává předem určený povolovací kód. Číslicová data jsou přenášena jako posloupnost bitů a každá posloupnost obsahuje první skupinu bitů (BR) pro synchronizování časovaciho obvodu a rychlostí přenosu dat. Tato první skupina bitů (BR) je následována druhou skupinou tvořící rozpoznávací posloupnost (SC) bitů, která zahrnuje povolovací kód. Rozpoznávací posloupnost (SC) má ve svých šestnácti bitech nejméně osm bitů s hodnotou logické jedničky a první ze šestnácti bitů má hodnotu opačnou vůči hodnotě posledního bitu uvedené první skupiny (BR) a obsahuje nejméně dvě skupiny tří stejných bitů (111,000), oddělovaných nejvíce dvěma po sobě následujícími dvojicemi bitů, v nichž bity každé dvojice mají opačnou bitovou hodnotu (01,10), přičemž bity následujících dvojic mají opačné hodnoty (00,11) bitů. Rozpoznávací posloupnost je uložena spolu s jeho invertovanou reprezentací, přičemž přijímaná rozpoznávací posloupnost (SC) jednotlivých po sobě přijímaných datových bloků (ST) se porovnává s uloženou rozpoznávací posloupností (SC) a s její invertovanou reprezentací a když je rozpoznána rozpoznávací posloupnost, datový blok (ST) je propuštěn pro další zpracování.
Způsob a zařízení pro radiový přenos proudů číslicových dat
Oblast techniky
Vynález se týká způsobu radiového přenosu proudů číslicových dat z radiové vysílací stanice na přijímací stanici, vysílaných a přijímaných ve formátu bitových bloků, majících každý danou délku, po sobě přenášených v datovém proudu číslicového elektrického signálu, přičemž každý z datových bloků obsahuje synchronizační posloupnost, která obsahuje první skupinu šestnácti bitů prostřídané bitové hodnoty, bezprostředně následovanou druhou skupinou ve formě rozpoznávacího sledu se šestnácti bity, přičemž tento datový blok dále obsahuje datovou posloupnost obsahující užitečná přenášená data. Vynález se dále vztahuje na zařízení pro provádění uvedeného způsobu.
Dosavadní stav techniky
Je známo, že se radiové přijímače opatřují zařízeními, která rozpoznávají povolovací kódy pro umožňování radiovému přijímači přijímat data přenášená vzduchem. Zpravidla je povolovací kód posloupnost bitů a následuje skupinu bitů použitou pro synchronizování přijímače s přenosovým kmitočtem. V některých případech jsou v důsledku poruchy radiové frekvence nebo interferencí s jinými přenosy tyto povolovací kódy chybně interpretovány rozpoznávacím zařízením jako jiné synchronizační signály, ale mimo fázi se skutečně vysílanými synchronizačními signály. Výsledkem toho je, že radiový přijímač již není schopný rozpoznávat a zpracovávat přenášená data.
Podstata vynálezu
Uvedené nedostatky odstraňuje způsob radiového přenosu proudů číslicových dat z radiové vysílací stanice na přijímací stanici, vysílaných a přijímaných ve formátu bitových bloků, majících každý danou délku, po sobě přenášených v datovém proudu číslicového elektrického signálu, přičemž každý z datových bloků obsahuje synchronizační posloupnost, která obsahuje první skupinu šestnácti bitů prostřídané bitové hodnoty, bezprostředně následovanou druhou skupinou ve formě rozpoznávací posloupnosti se šestnácti bity, přičemž tento datový blok dále obsahuje datovou posloupnost obsahující užitečná přenášená data, jehož podstatou je, že se na přijímací straně fázový závěs uvedené první skupiny synchronizuje s časováním rozpoznávací posloupnosti uložené na přijímací straně, přičemž rozpoznávací posloupnost má ve svých šestnácti bitech nejméně osm bitů s hodnotou logické jedničky a první ze šestnácti bitů má hodnotu opačnou vůči hodnotě posledního bitu uvedené první skupiny, a obsahuje nejméně dvě skupiny tří po sobě následujících stejných bitů (111, 000; 000, 111) oddělovaných nejvíce dvěma dvojicemi bitů, v nichž po sobě následující bity každé dvojice mají stejnou bitovou hodnotu, zatímco bity obou dvojic mají opačné hodnoty (00, 11; 11, 00), přičemž rozpoznávací posloupnost je uložena spolu s její invertovanou reprezentací, a přičemž přijímaná rozpoznávací posloupnost jednotlivých po sobě přijímaných datových bloků se porovnává s uloženou rozpoznávací posloupností a s její invertovanou reprezentací, přičemž při totožnosti bitových hodnot na všech bitových místech přijímané rozpoznávací posloupnosti s uloženou rozpoznávací posloupností a při rozdílu bitových hodnot na všech bitových místech přijímané rozpoznávací posloupnosti s uloženou invertovanou rozpoznávací posloupností se rozpozná přijatá rozpoznávací posloupnost a datová posloupnost se propustí pro další zpracování.
Podle dalšího znaku vynálezu je v rozpoznávací posloupnosti první dvojice párů stejných a opačných bitů uložena v první polovině uvedené rozpoznávací posloupnosti.
-1 CZ 282504 B6
Z porovnávaní přijímané rozpoznávací posloupnosti s uloženou rozpoznávací posloupností a sjejí invertovanou reprezentací pro každou bitovou polohu uložených posloupností se s výhodou odvozuje v každé bitové poloze indikace chyby pro tu z uložených posloupností, v níž se bitová hodnota na bitové poloze liší od druhé uložené posloupnosti a od totožné bitové hodnoty v odpovídající bitové poloze přijímané synchronizační posloupnosti, přičemž se soubor indikací chyby monitoruje a porovnává se s cílovým stavem žádné indikace chyby pro všech šestnáct bitových poloh uložené rozpoznávací posloupnosti a šestnácti indikací chyby odpovídajících chybě ve všech odpovídajících šestnácti bitových polohách invertované reprezentace.
Vynález se dále vztahuje na zařízení pro provádění uvedeného způsobu, jehož přijímací stanice obsahuje vzorkovací obvod, rozpoznávací obvod připojený k uvedenému vzorkovacímu obvodu, posouvací registr připojený k uvedenému vzorkovacímu obvodu, a časovači obvod připojený k uvedenému rozpoznávacímu obvodu a k uvedenému posouvacímu registru, jehož podstata spočívá v tom, že rozpoznávací obvod obsahuje obousměrný čítač a programovací obvod konce čítání, připojený k uvedenému čítači, přičemž přijímací stanice dále obsahuje první a druhý komparátor a první paměťový prostředek pro rozpoznávací posloupnost a druhý paměťový prostředek pro invertovanou rozpoznávací posloupnost, přičemž komparátoiy mají každý první vstup připojený k posouvacímu registru a druhý vstup připojený k odpovídajícímu paměťovému prostředku a přičemž komparátory mají každý odpovídající výstup, které jsou oba připojeny k programovacímu obvodu a k povolovacímu obvodu, pro vedení přijatého synchronizovaného datového signálu k dalšímu zpracování.
Povolovací obvod obsahuje podle dalšího znaku vynálezu součinový logický člen AND a přepínací obvod, přičemž součinový logický člen AND je připojen jedním vstupem k posouvacímu registru a druhým vstupem k přepínacímu obvodu, přičemž přepínací obvod je dále připojen k výstupům komparátorů a k programovacímu obvodu konce čítání. S výhodou rozpoznávací obvod obsahuje generátor signálu chyby, připojený k obousměrnému čítači.
Vynález umožňuje překonat výše uvedený problém dosavadního stavu techniky tím, že spočívá v použití obzvláštního rozpoznávacího prostředku pro rozpoznávání povolovacího kódu, který je ve spojení s obzvláštní strukturou kódu nebo klíče velmi robustní a má nízkou náchylnost k nesprávnému rozpoznávání kódu a současně schopnost zlepšovat synchronizaci radiového přijímače s přenosovým kmitočtem dat.
Přehled obrázků na výkresech
Vynález je blíže vysvětlen v následujícím popisu na příkladech provedení s odvoláním na připojené výkresy, ve kterých znázorňuje obr. 1 blokové schéma ukazující obecnou strukturu zařízení podle vynálezu, obr. 2 grafické vyjádření úplného bitového řetězce obsahující informaci přenášenou způsobem podle vynálezu při použití zařízení z obr. 1, obr. 3 tvary vlny číslicových signálů zpracovávaných zařízením z obr. 1, obr. 4 funkční blokové schéma části zapojení z obr. 1, obr. 5 zjednodušené blokové schéma obvodu fázového závěsu v zařízení z obr. 1, obr. 6 znázornění informace zpracovávané zařízením z obr. 4 v binární formě, obr. 7 příklad vzorkování prováděného zařízením z obr. 4, obr. 8a grafické zobrazení signálu odpovídajícího sledu optimalizovaného rozpoznávacího klíče a obr. 8b grafické zobrazení harmonického obsahu signálu z obr. 8a.
-2CZ 282504 B6
Příklady provedení vynálezu
Zařízení pro radiový přenos dat je určen pro přenášení dat v číslicové formě při radiových kmitočtech mezi dvěma nebo více osobními počítači, které jsou umístěny ve stejné budově nebo v oddělených budovách v dosahu, který není větší než přibližně 500 metrů.
Obr. 1 ukazuje typické uspořádání výše uvedeného zařízení pro přenos, ve kterém první systém pro přenášení dat, například osobní počítač PCI, zpracovává známým způsobem data, která se mají přenášet v číslicové formě do druhého systému pro zpracování dat, například osobního počítače PC2. Osobní počítač PCI je vybaven číslicovým zařízením 12 pro radiové vysílání známého typu, které je schopné vysílat data zpracovávaná osobním počítačem PCI prostřednictvím vysílací antény 14. Vysílané elektromagnetické signály jsou zachycovány přijímací anténou 16, která je připojena k radiovému přijímacímu zařízení 18. které je začleněno ve formě přídavné desky nebo modulu do osobního počítače PC2. Signály vysílané radiovým vysílacím zařízením 12 jsou organizovány ve formě po sobě následujících bloků ST nebo řetězců bitů (obr.2). Každý blok ST je vytvořen z celkem 480 bitů, přičemž prvních 32 bitů tvoří tak zvanou synchronizační posloupnost (sled, sekvenci) SS. zatímco následující skupina bitů, označovaná jako datová posloupnost SD. představuje soubor dat, který má být vysílán. Každý blok ST, dále označovaný jako datový blok ST, je následován skupinou 64 nevýznamných bitů, neznázoměných na obr. 2, které jsou určeny pro oddělování datových bloků ST jednoho od druhého.
Synchronizační posloupnost SS samotná je rozdělena do první skupiny BR šestnácti bitů známých jako bitová zpětná posloupnost a je použita, jak bude patrné níže, pro synchronizování radiového přijímacího zařízení. Pro rozpoznávání konce synchronizačního údobí a začátku přijímání dat je použita druhá skupina šestnácti bitů, označovaná jako rozpoznávací posloupnost SC.
První skupina BR je vytvořena z uspořádaného sledu logických „1“ a „0“ reprezentovaného hexadecimálním číslem „AAAA“, ekvivalentním binárnímu tvaru 1010101010101010.
Druhá skupina bitů rozpoznávacího klíče, tj. rozpoznávací posloupnost SC je vytvořena ze souboru různě seskupených jedničkových a nulových bitů, reprezentovaných například hexadecimálním číslem BASC, ekvivalentním binárnímu tvaru 1011101010001100. Podobně je datová posloupnost SD dat uložených za klíčem vytvořena ze řady různě seskupených bitů.
Obr. 3a znázorňuje tvar elektrického signálu odpovídajícího skupinám BR SC a SD datového bloku ST přenášeného anténou 14 ve formě kladných a záporných impulsů, každého s trváním T (sek). Je zřejmé, že první skupina BR tvoří řadu osmi úplných obdélníkových vln, jejichž harmonická analýza jak známo odhaluje překrývání jedné vlny základního kmitočtu fo=3/2T, f2=5/2T atd.
Základní kmitočet f0 se volí například jako 576 bitů, jelikož tento kmitočet se správně používá pro přenos dat, pro které je trvání T impulsu 0,868 sekund. Opakovači kmitočet nebo přenosová rychlost bitů datových bloků ST je: ft=l/T=l,l52 megabitů/sek.
Radiové přijímací zařízení 18 (obr. 4) obsahuje vstupní článek 20, který vhodně zesiluje signál přijímaný anténou 14. Článek vysílá signál do synchronizačního rozpoznávacího obvodu 22 a do dekódovacího vzorkovacího obvodu 24. Rozpoznávací obvod 22 provádí funkci synchronizování charakteristického načasovávání přijímacího zařízení 18 s přenosovou rychlostí 1/T signálů vysílaných z vysílacího zařízení 12.
Jelikož se přenos děje v číslicové formě, sestává výše uvedená synchronizace ve fázovém závěsu t časovacího signálu t radiového přijímacího zařízení 18 na fázi 1 signálů vysílaných vysílacím
-3II zařízením 12. Za tímto účelem se vhodně použije pro rozpoznávací obvod 22 oscilačního obvodu fázového závěsu, známého pod zkratkou PPL a dodávaného na trh pod zkratkou SN74LS297 společností Texas Instruments.
Funkce rozpoznávacího obvodu 22 vytvořeného na tomto principu (obr. 4) je známá odborníkovi v oboru a bude proto níže popsána pouze stručně. Pro další informaci o obvodu je možné se odvolat na článek W. T. Greera a B. Keana v Electronic Design z 31. 03. 1982.
Přijatý signál Sl (obr. 4, 5), který má charakteristickou fázi 1 a je vhodně zesílen obvodem vstupního článku 20 je veden na vstup 23 (obr. 5) fázového komparátoru hradla 26 XOR. Komparátor ve funkci generátoru 25 signálu chyby porovnává fázi 1 a fází 2 časovacího signálu t2 odvozovaného známým způsobem ze signálu t pomocí obousměrného čítače 28 a děliče 29. Signál Se chyby přítomný na výstupu 30 komparátoru, tvořícího generátor 25 signálu chyby, je znázorněn na obr. 3c a v případě chyby má užitečný cyklus 50 % ve vztahu ke každému bitu vstupního signálu Sl.
V přítomnosti kladné nebo záporné fázové chyby má signál odpovídající „0“ bity a odpovídající „1“ bity delšího trvání za účelem ovládání obousměrného čítače 32, který pracuje mezi dvěma předem určenými mezemi +K. a -K a čítače 28 za účelem přesné udržování nebo vázání vstupního signálu Sl a signálu t2 vůči sobě ve fázi. Když došlo k vázání, je vytvořen signál t2 uspořádaného sledu jedniček a nul, mající každý trvání T/2, na výstupu 34 rozpoznávacího obvodu 22 (obr. 3), a jinými slovy je signál t2 dokonale vyvážen.
Rozpoznávací obvod 22 obsahuje kromě toho programovací obvod 36, který je připojen k čítači 32 a je schopný modifikování hodnoty K na základě signálu AB1 přítomného na jeho vstupech 38, jak bude vysvětleno níže.
Když přijímací zařízení přijímá posloupnost první skupiny BR. synchronizuje ji proto s přenosovou rychlostí signálu Sl. Když je po první skupině BR přijímána rozpoznávací posloupnost SC, může být patrno z diagramu na obr. 3a, 3b, 3c, že skupiny tří stejných bitů, jako například skupiny 40, 42, vytvářejí dva přilehlé stejné impulzy 43 a 45 opačného znaménka a trvání T. Skutečnost, že impulzy 43 a 45 leží vedle sebe má ten účinek, že čítač nedosahuje mezí +K nebo -K, v důsledku čehož není měněna synchronizace, před tím vyvolaná pomocí první skupiny BR.
Skupiny dvou stejných bitů však vždy vytvářejí dva po sobě následující stejné impulsy. Jestliže skupiny dvou stejných bitů jsou ve stejných a opačných dvojicích jako skupiny 46 a 47. vytvářejí se dvě dvojice impulsů 49, 51 opačných hodnot, ale oddělované dvěma jinými jednotlivými impulsy, v důsledku čehož je v tomto případě Čítač 32 ovládán po delší dobu, ačkoliv nedosahuje mezí +K nebo -K. V tomto případě se také synchronizace nemění, ale riziko je větší.
Na konci vyšetřování bitů rozpoznávací posloupnosti SC je synchronizace vázána způsobem popsaným níže, v důsledku čehož mohou být data znázorněná datovou posloupností SD (obr. 2) správně zpracovávána.
Jak je opět patrno z obr. 4, je signál Sl také vysílán do vzorkovacího obvodu 24, který při řízení signálem t2 vysílaným rozpoznávacím obvodem 22 rozpoznává jedničkovou a nulovou úroveň bitů datového bloku ST na vzestupných hranách 54 (obr. 7) signálu t2. Na výstupu 56 je signál vytvořen ze stejných bitů přijímaného datového bloku ST, s tvarem vlny, který je dokonale číslicový, tj. zcela prostý jakéhokoli rušení nebo nedokonalosti tvaru vlny, a je tak schopný být správně zpracováván následujícími články přijímacího zařízení .18.
Signál S2 se potom vysílá do šestnáctibuňkového posouvacího registru 58, který má plnicí
-4CZ 282504 B6 cyklus vždy jednoho bitu. Po každém cyklu se obsah registru 58 srovnává současně ve dvou komparátorech 60 a 61 se správným povolovacím klíčem nebo posloupností SC1 a s jeho invertovanou reprezentací CSC1, oběma extrahovanými ze dvou paměťových prostředků 63-1. 63-2 jako sekcí paměti 63 známého typu, která je připojena k oběma komparátorům 60 a 61. Kladný výsledek srovnávání provedeného těmito komparátory 60 a 61 znamená, že klíč reprezentovaný rozpoznávací posloupností SC je správný a je proto rozpoznáván přijímacím zařízením Γ8. V takové situaci komparátory 60 a 61 generují souhlasný signál AB1 účelem ovládání povolovacího obvodu 64 datové posloupnosti SD datového bloku ST do osobního počítače PC2. Jestliže naproti tomu v důsledku poruch různého typu jsou některé bity správného kódu rozpoznávací posloupnosti SC vysílaného zařízením 12 změněny, komparátory ho nerozpoznají a povolovací obvod 64 nepřipustí výstup datových bitů, v důsledku čehož jsou tyto bity ztraceny.
Jak ukazuje obr. 4, mají komparátory 60, 61 každý první vstup 601. 602 připojený k posouvacímu registru 58 a druhý vstup 603. 604 připojený k odpovídajícímu paměťovému prostředku 63-1, 63-2 a přičemž komparátory mají každý odpovídající vystup 605. 606. které jsou oba připojeny k programovacímu obvodu 36 a k povolovacímu obvodu 64, pro vedení přijatého synchronizovaného datového signálu k dalšímu zpracování. K posouvacímu registru 58 je připojen časovači obvod 21, rovněž připojený svým výstupem k rozpoznávacímu obvodu 22.
Povolovací obvod 64 obsahuje součinový logický člen AND 66 pro výstup dat, řízené přepínacím obvodem 67. Součinový logický člen AND 66 je připojen jedním vstupem 661 k posouvacímu registru 58 a druhým vstupem 662 k přepínacímu obvodu 67, přičemž přepínací obvod 67 je dále připojen k výstupům 605. 606 komparátorů 60. 61 a k programovacímu obvodu 36 konce čítání. Přepínací obvod 67 je ve formě klopného obvodu, který v přítomnosti signálu AB1 udržuje součinový logický člen AND 66 v činnosti pro přenos datové posloupnosti SD do osobního počítače PC2. Signál AB1 je současně vysílán, jak již bylo uvedeno výše, do programovacího obvodu 36, který programuje hodnotu K', -K'. Tímto způsobem je interference fázového korektoru PLL prakticky vyloučena, v důsledku čehož datové bity datové posloupnosti SD, i když mohou být uspořádávány, nemění synchronizaci přijímacího zařízení 18 již dosaženou pomocí první skupiny BR a udržovanou během přijímání rozpoznávací posloupnosti SC.
Jak je známo v oboru radiového přenosu, rozpoznávací posloupnost SC musí mít dva důležité charakteristické znaky: jeden spočívá v tom, že nepůsobí ztrátu přenášených dat a druhý spočívá ve schopnosti neměnění synchronizace přijímacího zařízení, působené první skupinou BR. První charakteristický znak se nazývá „robustnost“ rozpoznávací posloupnosti. Udává míru nezpůsobilosti pro nesprávné rozpoznávání. Robustnost je reprezentována pravděpodobnostmi toho, že správný klíč bude chybně rozpoznán v nesprávných polohách v rozsahu synchronizační posloupnosti SS, a to jak během porovnávání bit po bitu mezi reálným klíčem a synchronizační posloupností SS, tak i během srovnávání bit po bitu mezi invertovanou reprezentací CSC klíče a stejnou synchronizační posloupností SS.
Příčiny, které mohou vést k chybnému rozpoznávání, jsou zpravidla šum a/nebo interference, které mohou měnit obsah datového bloku ST. U opravdu robustního rozpoznávacího sledu je nepravděpodobné, že by mohl trpět takovými účinky.
Při studování robustnosti klíče je vhodné oddělit dva případy chybného rozpoznávání: předstihové rozpoznávání a opožděné rozpoznávání. Předstihové rozpoznávání nastává, když se správným klíčem neboli rozpoznávací posloupností SC' (obr. 6a) srovnává s ekvivalentní skupinou překračující první skupinu BR BR a stejná rozpoznávací posloupnost SC v rozsahu synchronizační posloupnosti SS, jak je znázorněno formou příkladu na obr. 6a. V relativní poloze rozpoznávací posloupnosti SC* dochází k předstihovému nesprávnému rozpoznávání,
-5CZ 282504 B6 jestliže je devět bitů v polohách označených „e“ přijímané rozpoznávací posloupnosti současně chybně invertováno vzhledem k výše uvedeným poruchám.
Pravděpodobnost Pa, že dojde k takové situaci, je pro každou polohu srovnávání dána vztahem:
Pa = BERh. (1-BER)16 h, kde
BER je chybovost běžně připouštěná pro bity řetězce ST a H je posun rozpoznávací posloupnosti (klíče) SC' doleva vzhledem k rozpoznávací posloupnosti (klíči) SC (obr. 6a).
Opožděné rozpoznávání nastává, když se rozpoznávací posloupnost (správný klíč) SC (obr.6b) srovnává s ekvivalentní skupinou bitů synchronizační posloupnosti SS, uložených přes rozpoznávací posloupnost SC a následující řadu dat datové posloupnosti SD. jak je znázorněno formou příkladu na obr. 6b. V takové relativní poloze rozpoznávací posloupnosti SC' dochází k opožděnému nesprávnému rozpoznávání, jestliže pět bitů rozpoznávací posloupnosti přijímané v polohách označených „e“ je současně chybně invertováno přenosovými poruchami. Pravděpodobnost Pr, že dojde k takové situaci pro každou polohu srovnávání, je pak dána vztahem:
Pr = [BERH. (1-8)^^^(017, ....31) (2) kde D je posun rozpoznávací posloupnosti SC doprava vzhledem k rozpoznávací posloupnosti SC a kde jmenovatel udává pravděpodobnost, že prvních D-16 bitů řady dat datové posloupnosti SD je stejných, jako odpovídající bity rozpoznávací posloupnosti SC.
Uvažujeme-li srovnávání synchronizační posloupnosti SS s invertovanou reprezentací CSC rozpoznávací posloupnosti, získají se dva podobné výrazy Pac a Prc pro pravděpodobnosti nesprávných rozpoznávání invertované reprezentace CSC rozpoznávací posloupnosti.
Závěrem je možno říci, že celkový koeficient pravděpodobnosti nesprávných rozpoznávání správného klíče nebo rozpoznávací posloupnosti a její invertované reprezentace je definován:
(3) (4)
Nižší hodnoty Pt a Ptc udávají větší robustnost.
Výpočet Pt a Ptc pro všechny rozpoznávací posloupnosti (klíče), které mohou být dosaženy z kombinací 16 bitů rozpoznávací posloupnosti SC umožnil zvýraznit určitý počet takových kombinací, které mají minimální hodnotu pravděpodobností nesprávných rozpoznávání. Pro zvýraznění mezi těmito kombinacemi nebo klíči, který klíč „funguje“ nejlépe, je zapotřebí specifikovat určité další podmínky.
-6CZ 282504 B6
Bylo již poznamenáno, že každá posloupnost tří podobných bitů generuje (obr. 3) dvojici přilehlých chybových signálů opačného znaménka a tedy velmi dobře vyváženou. Taková posloupnost proto může být dosažena v optimálním klíči bez mezí.
Bylo kromě toho zjištěno, že každá posloupnost dvou stejných bitů vytváří jeden chybový signál, který je třeba vyvážit jinou posloupností dvou dvojic stejných a opačných bitů uspořádaných bezprostředně za sebou. Jestliže potom posloupnosti dvou dvojic stejných a opačných bitů vytvářejí signály chyby, které mají větší odstupy, tj. jsou méně vyvážené, než signály vytvářené jediným sledem tří bitů, vyvozuje se z toho závěr, že by bylo lepší je potom vyloučit. Ukázalo se však, že nej lepší kombinace, tj. kombinace s minimální hodnotou pravděpodobnosti Pt a Ptc nesprávných rozpoznávání, obsahují nejméně jednu posloupnost dvojic bitů. Optimální klíč C proto může obsahovat jeden sled dvojic bitů, v němž jsou bity jedné dvojice stejné a bity v po sobě následujících dvojicích vzájemně opačné (tj. 00, 11 nebo 11,00).
Obr. 3 a 6 znázorňují dva možné příklady uspořádání rozpoznávací posloupnosti, splňující podmínku, že nejméně dvě skupiny tří po sobě následujících stejných bitů 111, 000 nebo 000, 111 jsou oddělovány nejvíce dvěma dvojicemi bitů, v nichž po sobě následující bity každé dvojice mají stejnou bitovou hodnotu, zatímco bity obou dvojic mají opačné hodnoty 00, 11; 11, 00. Na obr. 3 je tento počet dvojic rovný nule. Na obr. 6 jsou tyto dvojice dvě. Uspořádání obou dvojic v první polovině rozpoznávací posloupnosti ve smyslu druhého nároku bude zřejmé pro odborníka z popisu a obrázků.
Vyšetřujme-li obr. 6c, v němž je znázorněna posloupnost BR-SC z obr. 6a a v němž je připojena invertovaná reprezentace CSC' rozpoznávací posloupnosti (klíče) .SC', je patrné, že nesouladové číslo E2 ve vztahu k invertované reprezentaci CSC* je doplněk do šestnácti nesouladového čísla El ve vztahu k rozpoznávacímu sledu SC'. Jelikož čím vyšší je nesouladové číslo, tím nižší je pravděpodobnost nesprávného rozpoznávání, je ve výpočtu celkových pravděpodobností vyplývajících ze srovnávání správné rozpoznávací posloupnosti SC' a invertované reprezentace CSC' zřejmé, že zde bude nižší celková pravděpodobnost nesprávných rozpoznávání, jestliže nesoulady El a E2 budou mít sklon být rovné.
Vzniká proto další podmínka, že optimální klíč musí mít počet nesouladů blížících se k jeho doplňku do šestnácti ve všech srovnáních mezi stejným klíčem a jeho negací ve vztahu k synchronizační posloupnosti SS v po sobě následujících vzájemných polohách.
Vyšetřováním řady kombinací, které mohou být získány při použití 16 bitů rozpoznávací posloupnosti SC klíče, bylo zjištěno, že nejlepší kombinace, která uspokojuje předcházející podmínky, je vytvořena ze sledu jedničkových a nulových bitů obsahujících jednu nebo více skupin tří stejných bitů, střídajících nebo sdružených s ne více než dvěma přilehlými dvojicemi stejných a opačných bitů, s výhodou uspořádaných v první části rozpoznávací posloupnosti SC. Tento klíč je reprezentován hexadecimálním číslem E98A, odpovídajícím binárnímu tvaru 1110100110001010.
Zvolený klíč musí kromě toho začínat bitem opačného znaménka, než je poslední bit časovacího sledu první skupiny BR. který předchází před rozpoznávací posloupností SC.
Klíč zvolený jako optimální a uvedený výše má odpovídající elektrický tvar vlny znázorněný na obr. 8a.
Harmonická analýza tvaru vlny znázorněného na obr. 8 ukazuje, že každá posloupnost dvou stejných bitů vytváří kmitočtové vrcholy při základním kmitočtu f0=l/4T a jeho lichých harmonických složkách: f'i=3/6T, f'2=5/6T atd.
-71.1
Z diagramu harmonického obsahu tvaru vlny klíče z obr. 8a, znázorněného na obr. 8b, vyplývá jasný a izolovaný vrchol při základním kmitočtu f0=l/2T=576 Hz, rovném kmitočtu synchronizace přijímacího zařízení 18. Z toho vyplývá, že posloupnost dvou bitů klíče z obr. 8a nevytváří žádný příspěvek k základnímu kmitočtu 576 Hz, majícímu kmitočtové vrcholy ve velké vzdálenosti od něj, přičemž posloupnost tří bitů vytváří určitý příspěvek se svou druhou lichou harmonickou složkou 3/6T=l/2T=576 Hz k synchronizačnímu kmitočtu.
Proto bylo ověřeno, že zvolený a výše uvedený klíč nejen že nekoliduje se synchronizací zařízení, ale vytváří příspěvek k tomu, aby udržoval její vázání na přijímaný signál. Toho je také dosaženo vzhledem k přítomnosti vyváženého obsahu jedničkových a nulových bitů, tj. osmi jedničkových a osmi nulových bitů.
Je třeba mít na zřeteli, že jsou možné obměny, přídavky a náhrady různých celých čísel zde uvedených, aniž by se opustil rozsah vynálezu.
Například radiové vysílací zařízení 12 a radiové přijímací zařízení 18 mohou být integrovány do odpovídajících dvou přenosných telefonních přístrojů, připojených každý k odpovídajícímu osobnímu počítači a přizpůsobených pro vysílání nebo přijímání radiovou cestou na telefonních kanálech data zpracovávaná odpovídajícím osobním počítačem.

Claims (6)

  1. PATENTOVÉ NÁROKY
    1. Způsob radiového přenosu proudů číslicových dat z radiové vysílací stanice na přijímací stanici, vysílaných a přijímaných ve formátu bitových bloků (ST), majících každý danou délku, po sobě přenášených v datovém proudu číslicového elektrického signálu, přičemž každý z datových bloků (ST) obsahuje synchronizační posloupnost (SS), která obsahuje první skupinu (BR) šestnácti bitů prostřídané bitové hodnoty, bezprostředně následovanou druhou skupinou ve formě rozpoznávací posloupnosti (SC) se šestnácti bity, přičemž tento datový blok (ST) dále obsahuje datovou posloupnost (SD) obsahující užitečná přenášená data, vyznačený tím, že se na přijímací straně fázový závěs uvedené první skupiny (BR) synchronizuje s časováním rozpoznávací posloupnosti uložené na přijímací straně, přičemž rozpoznávací posloupnost (SC) má ve svých šestnácti bitech nejméně osm bitů s hodnotou logické jedničky a první ze šestnácti bitů má hodnotu opačnou vůči hodnotě posledního bitu uvedené první skupiny (BR), a obsahuje nejméně dvě skupiny tří po sobě následujících stejných bitů (111, 000; 000,111), oddělovaných nejvíce dvěma dvojicemi bitů, v nichž po sobě následující bity každé dvojice mají stejnou bitovou hodnotu, zatímco bity obou dvojic mají opačné hodnoty (00, 11; 11, 00), přičemž rozpoznávací posloupnost je uložena spolu s její invertovanou reprezentací (CSC1), a přičemž přijímaná rozpoznávací posloupnost (SC) jednotlivých po sobě přijímaných datových bloků (ST) se porovnává s uloženou rozpoznávací posloupností (SC1) a s její invertovanou reprezentací (CSC1), přičemž při totožnosti bitových hodnot na všech bitových místech přijímané rozpoznávací posloupnosti s uloženou rozpoznávací posloupností a při rozdílu bitových hodnot na všech bitových místech přijímané rozpoznávací posloupnosti s uloženou invertovanou rozpoznávací posloupností se rozpozná přijatá rozpoznávací posloupnost a datová posloupnost (SD) se propustí pro další zpracování.
  2. 2. Způsob podle nároku 1, vyznačený tím, že v rozpoznávací posloupnosti (SC) je první dvojice párů stejných a opačných bitů (00, 11) uložena v první polovině uvedené rozpoznávací posloupnosti.
    -8CZ 282504 B6
  3. 3. Způsob podle nároků 1 nebo 2, vyznačený tím, že z porovnávání přijímané rozpoznávací posloupnosti (SC) s uloženou rozpoznávací posloupností (SC1) a s její invertovanou reprezentací (CSC1) pro každou bitovou polohu uložených posloupností se odvozuje v každé bitové poloze indikace chyby pro tu z uložených posloupností (SC1, CSC1), v níž se bitová hodnota na bitové poloze liší od druhé uložené posloupnosti a od totožné bitové hodnoty v odpovídající bitové poloze přijímané synchronizační posloupnosti, přičemž se soubor indikací chyby monitoruje a porovnává se s cílovým stavem žádné indikace chyby pro všech šestnáct bitových poloh uložené rozpoznávací posloupnosti (SC1) a šestnácti indikací chyby odpovídajících chybě ve všech odpovídajících šestnácti bitových polohách invertované reprezentace (CSC1).
  4. 4. Zařízení pro provádění způsobu podle nejméně jednoho z nároků 1 až 3, jehož přijímací stanice obsahuje vzorkovací obvod (24), rozpoznávací obvod (22) připojený k uvedenému vzorkovacímu obvodu, posouvací registr (58) připojený k uvedenému vzorkovacímu obvodu, a časovači obvod (21) připojený k uvedenému rozpoznávacímu obvodu a k uvedenému posouvacímu registru, vyznačené tím, že rozpoznávací obvod (22) obsahuje obousměrný čítač (32) a programovací obvod (36) konce čítání, připojený k uvedenému čítači, přičemž přijímací stanice (18) dále obsahuje první a druhý komparátor (60, 61) a první paměťový prostředek (63-1) pro uložení rozpoznávací posloupnosti (SC1) a druhý paměťový prostředek (63-2) pro uložení invertované rozpoznávací posloupnosti (CSC1), přičemž komparátory (60, 61) mají každý první vstup (601, 602) připojený k posouvacímu registru (58) a druhý vstup (603, 604) připojený k odpovídajícímu paměťovému prostředku (63-1, 63-2) a přičemž komparátory mají každý odpovídající výstup (605, 606), které jsou oba připojeny k programovacímu obvodu (36) a k povolovacímu obvodu (64), pro vedení přijatého synchronizovaného datového signálu k dalšímu zpracování.
  5. 5. Zařízení podle nároku 4, vyznačené tím, že povolovací obvod (64) obsahuje součinový logický člen AND (66) a přepínací obvod (67), přičemž součinový logický člen AND (66) je připojen jedním vstupem (661) k posouvacímu registru (58) a druhým vstupem (662) k přepínacímu obvodu (67), přičemž přepínací obvod (67) je dále připojen k výstupům (605, 606) komparátorů (60,61) a k programovacímu obvodu (36) konce čítání.
  6. 6. Zařízení podle nároku 5, vyznačené tím, že rozpoznávací obvod (22) obsahuje generátor (25) signálu chyby, připojený k obousměrnému čítači (32).
CS922753A 1991-01-11 1991-12-24 Povolovací kód pro radiový přenos dat a zařízení pro jeho používání CZ282504B6 (cs)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITTO910010A IT1244990B (it) 1991-01-11 1991-01-11 Apparecchiatura perfezionata per la radiotrasmissione di dati
PCT/EP1991/002520 WO1992012585A1 (en) 1991-01-11 1991-12-24 Enabling code for radiotransmission of data

Publications (2)

Publication Number Publication Date
CZ275392A3 CZ275392A3 (en) 1993-02-17
CZ282504B6 true CZ282504B6 (cs) 1997-07-16

Family

ID=11408764

Family Applications (1)

Application Number Title Priority Date Filing Date
CS922753A CZ282504B6 (cs) 1991-01-11 1991-12-24 Povolovací kód pro radiový přenos dat a zařízení pro jeho používání

Country Status (18)

Country Link
US (1) US5432825A (cs)
EP (1) EP0520050B1 (cs)
AT (1) ATE143548T1 (cs)
AU (1) AU9099391A (cs)
CZ (1) CZ282504B6 (cs)
DE (1) DE69122381T2 (cs)
DK (1) DK0520050T3 (cs)
ES (1) ES2093815T3 (cs)
FI (1) FI112996B (cs)
HU (1) HU220569B1 (cs)
IL (1) IL100411A (cs)
IT (1) IT1244990B (cs)
NO (1) NO305220B1 (cs)
PL (1) PL169485B1 (cs)
RO (1) RO110188B1 (cs)
RU (1) RU2101862C1 (cs)
SK (1) SK275392A3 (cs)
WO (1) WO1992012585A1 (cs)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690740B1 (en) * 1998-08-19 2004-02-10 Telefonaktiebolaget L M Ericsson Methods and apparatus for providing robust synchronization of radio transceivers
US7009561B2 (en) * 2003-03-11 2006-03-07 Menache, Llp Radio frequency motion tracking system and method
US7577756B2 (en) * 2003-07-15 2009-08-18 Special Devices, Inc. Dynamically-and continuously-variable rate, asynchronous data transfer
WO2021219229A1 (en) * 2020-04-30 2021-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Apparatus and method for generating or receiving a synchronization header

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2838228B2 (de) * 1977-09-06 1981-03-26 Motorola, Inc., Schaumburg, Ill. Verfahren zum Synchronisieren einer Datenbitfolge
US4847877A (en) * 1986-11-28 1989-07-11 International Business Machines Corporation Method and apparatus for detecting a predetermined bit pattern within a serial bit stream

Also Published As

Publication number Publication date
EP0520050B1 (en) 1996-09-25
SK275392A3 (en) 1994-05-11
RU2101862C1 (ru) 1998-01-10
FI112996B (fi) 2004-02-13
FI923961A0 (fi) 1992-09-04
EP0520050A1 (en) 1992-12-30
DE69122381D1 (de) 1996-10-31
HUT64435A (en) 1993-12-28
NO923519D0 (no) 1992-09-10
WO1992012585A1 (en) 1992-07-23
US5432825A (en) 1995-07-11
DE69122381T2 (de) 1997-06-05
ITTO910010A0 (it) 1991-01-11
AU9099391A (en) 1992-08-17
ATE143548T1 (de) 1996-10-15
IT1244990B (it) 1994-09-13
ITTO910010A1 (it) 1992-07-11
HU220569B1 (hu) 2002-03-28
NO305220B1 (no) 1999-04-19
DK0520050T3 (da) 1997-03-17
CZ275392A3 (en) 1993-02-17
ES2093815T3 (es) 1997-01-01
PL169485B1 (pl) 1996-07-31
IL100411A (en) 1995-06-29
NO923519L (no) 1992-09-10
RO110188B1 (ro) 1995-10-30
FI923961A (fi) 1992-09-04

Similar Documents

Publication Publication Date Title
US4506372A (en) Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence
US5099477A (en) Phase matching circuit
KR940020698A (ko) 국부적으로 발생되어 보상된 광대역 시간자와 데이타단부위치 평균을 사용하는 모든 고속 디지탈알고리즘 데이타복구방법 및 장치(all digital high speed algorithmic data recovery method and apparatus using locally generated compensated broad band time rulers and data edge position averaging)
FR2748171A1 (fr) Procede de generation d'un signal d'horloge pour une utilisation dans un recepteur de donnees, generateur d'horloge, recepteur de donnees et systeme d'acces telecommande pour vehicules
US9425830B2 (en) Error detection device and error detecting method
EP2436130B1 (en) Method and apparatus for aligning a serial bit stream with a parallel output
US6862296B1 (en) Receive deserializer circuit for framing parallel data
EP0613602B1 (en) Method and apparatus for decoding manchester encoded data
JPS63296425A (ja) 通信方法及び符号化装置
CZ282504B6 (cs) Povolovací kód pro radiový přenos dat a zařízení pro jeho používání
US6772021B1 (en) Digital audio data receiver without synchronized clock generator
KR20070070162A (ko) 무선 디지털 통신 시스템에서 데이터 심볼들의 적응성디지털 로킹 및 소프트 평가를 위한 장치 및 방법
US3330909A (en) Pulse communication system
US4959846A (en) Clock recovery apparatus including a clock frequency adjuster
GB2187366A (en) Synchronizing signal decoding
US5510786A (en) CMI encoder circuit
JPS592417B2 (ja) 通信同期方式
JP2668968B2 (ja) フレーム同期方式
CN114362770B (zh) 数据发送器件、数据接收器件、电子装置以及方法
EP1318640A2 (en) Encoding for data transmission
GB2359223A (en) Clock recovery where the clock is synchronised to its own output transitions when there are no input data transitions
RU2168270C2 (ru) Способ кодирования цифровых сигналов и устройство для его осуществления
US20070086354A1 (en) Method and apparatus for performing a bit error rate test, and for configuring the receiving or transmitting end of a communication link
US8473798B1 (en) Encoding and decoding systems and related methods
CN117675092A (zh) 一种dbpl编码数据解码方法及装置

Legal Events

Date Code Title Description
IF00 In force as of 2000-06-30 in czech republic
MM4A Patent lapsed due to non-payment of fee

Effective date: 20001224