SU834868A1 - Формирователь импульсов - Google Patents

Формирователь импульсов Download PDF

Info

Publication number
SU834868A1
SU834868A1 SU792813417A SU2813417A SU834868A1 SU 834868 A1 SU834868 A1 SU 834868A1 SU 792813417 A SU792813417 A SU 792813417A SU 2813417 A SU2813417 A SU 2813417A SU 834868 A1 SU834868 A1 SU 834868A1
Authority
SU
USSR - Soviet Union
Prior art keywords
flip
flop
input
output
pulse
Prior art date
Application number
SU792813417A
Other languages
English (en)
Inventor
Александр Владимирович Татаренко
Сергей Борисович Суханов
Original Assignee
Предприятие П/Я А-1173
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1173 filed Critical Предприятие П/Я А-1173
Priority to SU792813417A priority Critical patent/SU834868A1/ru
Application granted granted Critical
Publication of SU834868A1 publication Critical patent/SU834868A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)

Description

Изобретение относится к импульсной технике и может быть использовано при реализации технических средств дискретной автоматики и цифровых вычислительных машин.
Известно устройство для генерации одиночных импульсов, содержащее Д-триггер, два логических элемента И—НЕ, RS-триггер, инвертор, шину импульсов синхронизации, шину управляющих импульсов и выходную шину [1].
Недостаток такого устройства — искажение формы выходного импульса.' Передний фронт выходного импульса появляется с задержкой ίπψ = 3^ задний — с задержкой Ϊ3φ = f (где г — время задержки распространения сигнала на одном логическом элементе или Д-триггер). Искажение формы выходного сигнала (уменьшение длительности) снижает надежность устройства.
Наиболее близким техническим решением к предлагаемому является формирователь импульсов, содержащий шину импульсов синхронизации, шину управляющих импульсов, выходную шину, Д-триггер, два логических элемента И—НЕ, PS-триггер и инвертор, вход которого соединен с шиной импульсов синхронизации и входом второго элемента И—НЕ, второй вход последнего соединен с инверсным выходом Д-триггера, шина управляющих импульсов соединена с выходом первого элемента И—НЕ и с вхо5 дом PS-триггера, а выход второго элемента
И—НЕ соединен с выходной шиной [2].
Однако известный формирователь не обеспечивает надежное выделение первого импульса синхронизации после поступления импульса управления, что сужает область при10 менения устройства (так, при совпадении фронта импульса управления с импульсом синхронизации низкого уровня выделяется второй синхроимпульс).
'Цель изобретения — повышение надежs ности.
Поставленная цель достигается тем, что в формирователе импульсов, содержащем Д-триггер, два элемента И—НЕ, RS-триггер и инвертор, вход которого соединен с шиной синхронизации и первым входом второго эле30 мента И—НЕ, второй вход которого подключен к инверсному выходу Д-триггера, а выход — к выходу формирователя импульсов, шина управления соединена с входом первого элемента И—НЕ и с первым вхо3 дом RS-триггера, второй вход RS-триггера подключен прямому выходу D-триггера, выход — к М^входам Д-триггера, вход S которого соединен с шиной управления, а счетный вход через первый элемент И—НЕ подключен к выходу инвертора. 5
На фиг. 1 изображена структурная электрическая схема формирователя импульсов; на фиг. 2 — временная диаграмма.
Формирователь импульсов содержит инвертор 1, два элемента И—НЕ 2 и 3, Д-триггер 4 с установленным S-ходом, RS-триг- 10 гер 5, выполненный на элементах И—НЕ, шину 6 синхронизации шину 7 управления выход 8.
Шина 6 синхронизации соединена со входом второго элемента И—НЕ 3 и через ин- 15 вертор 1 с первым элементом И—НЕ 2. Шина 7 управления соединена со вторым входом первого элемента И—НЕ 2, с S-входом установки Д-триггера 4 и с входом RS-триггера 5. Выход второго элемента И—НЕ 2 соединен со счетным входом Д-триг-20 гера 4, прямой выход которого соединен с вторым входом RS-триггера 5, а инверсный выход Д-триггера 4 — с вторым входом второго элемента И—НЕ 3, выход которого соединен с выходной 8. Выход триггера 5 25 соединен с Д-входом Д-триггера 4.
Формйрователь импульсов работает следующим образом.
Импульсы управления низкого потенциала, воздействуя на S-вход Д-триггера, устанавливают на его прямом выходе высокий зо потенциал, а на выходе RS-триггера .— низкий потенциал. Такое состояние устройства является исходным.
Импульс управления высокого потенциала, поступающий на шину 7, снимает сигнал установки Д-триггера 4 и разрешает прохождение импульсов синхронизации через инвертор 1 и элемент И—НЕ 2 на счетный вход Д-триггера 4. Первый импульс синхронизации низкого уровня перебрасывает Д-триггер 4. Низкий потенциал с выхода Д-триггера 4 перебрасывает RS-триггер 5, с выхода которого высокий потенциал готовит Д-триггер 4 к следующему перебросу. Высокий потенциал с инверсного выхода Д-триггера 4 разрешает прохождение импульса синхронизации высокого потенциала через элемент И—НЕ 3 на выход '8 формирователя. Следующий импульс синхронизации низкого потенциала перебросит Д-триггер 4 так, что низкий потенциал с инверсного выхода Д-триггера 4 запрещает прохождение импульсов синхронизации через элемент И—НЕ 3. В таком состоянии схема находится до окончания импульса управления.
После установления на шине 7 низкого потенциала устройство возвращается в исходное состояние.
Таким образом, при появлении на шине 7 импульса управления высокого потенциала устройство формирует импульс низкого потенциала, совпадающий с первым импульсом синхронизации. В предлагаемом формирователе импульсов, по сравнению с известным повышается надежность выделения первого синхроимпульса после поступления импульса управления.

Claims (2)

  1. (54) ФОРМИРОВАТЕЛЬ ИМПУЛБСОВ дом RS-триггера, второй вход RS-триггера подключен ,ч1 пр мому выходу D-триггера, выход - к Доходам Д-триггера, вход S которого соединен с шиной управлени , а счетный вход через первый элемент И-НЕ подключен к выходу инвертора. На фиг. 1 изображена структурна  электрическа  схема формировател  импульсов; на фиг. 2 - временна  диаграмма. Формирователь импульсов содержит инвертор 1, два элемента И-НЕ 2 и 3, Д-триг|---|- -J - --- --- ---ргл 1 гер 4 с установленным S-ходом, RS-триггер 5, выполненный на элементах И-НЕ, шину 6 синхронизации шину 7 управлени  выход 8. Шина 6 синхронизации соединена со входом второго элемента И-НЕ 3 и через инвертор 1 с первым элементом И-НЕ 2. Шина 7 управлени  соединена со вторым входом первого элемента И-НЕ 2, с S-входом установки Д-триггера 4 и с входом RS-триггера 5. Выход второго элемента И-НЕ 2 соединен со счетным входом Д-триггера 4, пр мой выход которого соединен с вторым входом RS-триггера 5, а инверсный выход Д-триггера 4 - с вторым входом второго элемента И-НЕ 3, выход которого соединен с выходной 8. Выход триггера 5 соединен с Д-входом Д-триггера 4. Формирователь импульсов работает еледующим образом. Импульсы управлени  низкого потенциала , воздейству  на S-вход Д-триггера, устанавливают на его пр мом выходе высокий потенциал, а на выходце RS-триггера .- низкий потенциал. Такое состо ние устройства  вл етс  исходным. Импульс управлени  высокого потенциала , поступающий на шину 7, снимает сигнал установки Д-триггера 4 и разрешает прохождение импульсов синхронизации через инвертор 1 и элемент И-НЕ 2 на счетный вход Д-триггера 4. Первый импульс синхронизации низкого уровн  перебрасывает Д-триггер 4. Низкий потенциал с выхода Д-триггера 4 перебрасывает RS-триггер 5, с выхода которого высокий потенциал готовит Д-триггер 4 к следующему перебросу. Высокий потенциал с инверсного выхода Д-триггера 4 разрешает прохождение импульса синхронизации высокого потенциала через элемент И-НЕ 3 на выход 8 формировател . Следующий импульс синхрониза-ции низкого потенциала перебросит Д-триггер 4 так, что низкий потенциал с инверсного выхода Д-триггера 4 запрещает прохождение импульсов синхронизации через элемент И-НЕ 3. В таком состо нии схема находитс  до окончани  импульса управлени . После установлени  на щине 7 низкого ..- . потенциала устройство возвращаетс  в исходное состо ние. Таким образом, при по влении на шине 7 импульса управлени  высокого потенциала устройство формирует импульс низкого потенциала , совпадающий с первым импульсом синхронизации. В предлагаемом формирователе импульсов, по сравнению с известным повышаетс  надежность выделени  первого синхроимпульса после поступлени  импульса управлени . Формула изобретени  Формирователь импульсов, содержащий Д-триггер, два элемента И-НЕ, RS-триггер и инвертор, вход которого соединен с шиной синхронизации и первым входом второго элемента И-НЕ, второй вход которого подключен к инверсному выходу Д-триг гера, а выход - к выходу формировател  импульсов, шина управлени  соединена с входом первого элемента И-НЕ и с первым входом RS-триггера, отличающийс  тем, чтф, с целью повышени  надежности, второй вход RS-триггера подключен к пр мому выходу Д-триггера, выход - к Д-входу Д-триггера , вход S которого соединен с шиной управлени , а счетньш вход через первый элемент И-НЕ подключен к выходу инвертора . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 501470, кл. Н 03 К 5/01, 1974.
  2. 2.Авторское свидетельство СССР № 546094, кл. Н 03 К 5/01, 1975 (прототип ).
    Ж
    8
SU792813417A 1979-08-31 1979-08-31 Формирователь импульсов SU834868A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792813417A SU834868A1 (ru) 1979-08-31 1979-08-31 Формирователь импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792813417A SU834868A1 (ru) 1979-08-31 1979-08-31 Формирователь импульсов

Publications (1)

Publication Number Publication Date
SU834868A1 true SU834868A1 (ru) 1981-05-30

Family

ID=20847907

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792813417A SU834868A1 (ru) 1979-08-31 1979-08-31 Формирователь импульсов

Country Status (1)

Country Link
SU (1) SU834868A1 (ru)

Similar Documents

Publication Publication Date Title
GB2074425A (en) Communication system having an information bus
US4800295A (en) Retriggerable monostable multivibrator
GB1579626A (en) Data transfer synchronizing circuit
SU834868A1 (ru) Формирователь импульсов
EP1618660B1 (en) Enabling method to prevent glitches in waveform
SU1166312A1 (ru) Устройство декодировани
SU1378029A1 (ru) Устройство дл формировани импульсов
SU1401582A1 (ru) Формирователь одиночного импульса
SU966915A1 (ru) Счетчик импульсов с предварительной установкой
SU839029A1 (ru) Формирователь импульсов
SU945968A1 (ru) Формирователь одиночных импульсов
SU1270881A2 (ru) Формирователь пачек импульсов
SU1005310A1 (ru) Распределитель
SU1205280A1 (ru) Устройство дл синхронизации импульсов
RU1803967C (ru) Формирователь импульсов
SU817992A1 (ru) Устройство дл задержки импульсов
SU1069144A2 (ru) Устройство дл синхронизации сигналов
SU1205276A1 (ru) Устройство тактовой синхронизации и выделени пачки импульсов
RU1800595C (ru) Многоканальный генератор серии задержанных импульсов
SU758496A1 (ru) Формирователь импульсов
SU1193818A1 (ru) Преобразователь кода во временной интервал
SU1156045A1 (ru) Устройство дл синхронизации системы обмена информацией
SU1411950A1 (ru) Формирователь импульсов
SU1265981A1 (ru) Устройство дл выделени импульсов
SU987613A1 (ru) Устройство дл ввода информации