SU830642A1 - Однотактный распределитель импульсов - Google Patents
Однотактный распределитель импульсов Download PDFInfo
- Publication number
- SU830642A1 SU830642A1 SU792781219A SU2781219A SU830642A1 SU 830642 A1 SU830642 A1 SU 830642A1 SU 792781219 A SU792781219 A SU 792781219A SU 2781219 A SU2781219 A SU 2781219A SU 830642 A1 SU830642 A1 SU 830642A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- cell
- trigger
- binary counter
- input
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
1
Изобретение относитс к импульсной технике и может быть использовано в распределител х импульсов и кодирующих устройствах .
Известен распределитель импульсов, содержащий двоичный счетчик, импульсов и выходные чейки. Кажда чейка представл ет собой дешифратор, число входоь которого зависит от количества триггеров в двоичном счетчике. Число триггеров определ етс требуемым количеством каналов устройства 1 .
Недостатками этого устройства вл ютс наличие кратковременных ложных включений каналов устройства, а также сложность схемы, зависимость числа входов каждого дешифратора от количества выходов всего устройства, что обусловлено принципом его построени .
Известен также распределитель импульсов , содержащий N-разр дный двоичный счетчик и однотипные выходные чейки, кажда из которых выполнена на логическом элементе И, рассчитанном на соответствующую комбинацию входных сигналов. В общем случае дешифратор содержит 2 N-BXOдовых элементов И. Кроме того, дл исключени возможности кратковременного ложного включени каналов каждый логический элемент И снабжен дополнительным входом, на который подаютс тактовые импульсы 2.
Недостатком данного устройства вл етс невысока достоверность, так как оно итиеет неопределенные состо ни , когда на всех его выходах отсутствуют выходные сигналы (длительность этих неопределенных состо ний достигает половины длительности выходных импульсов, кроме этого, врем формировани выходных импульсов на выходах распределител задержано на 1/2 Тех, на такую же величину, т. е. вдвое уменьшена и их длительность), и невысока надежность, что обусловлено сложностью и большим числом взаимосв зей между двоичным счетчиком и дешифратором распределител .
Цель изобретени - повышение надежности и достоверности.
Поставленна цепь достигаетс тем, что
Claims (2)
- .в однотактном распределителе импульсов, содержащем N-разр дный двоичный последовательный счетчик на триггерах и однотипных выходных чеек, кажда выходна чейка состоит из триггера с динамичесКИМ входом, при этом динамический вход каждой последующей чейки соединен с пр мым выходом предыдущей чейки, динамический вход первой чейки соединен с пр мым выходом 4-гo триггера двоичного счетчика , установочный вход каждой (2п-1)-й чейки соединен с инверсным выходом первого триггера двоичного счетчика, а установочный вход каждой 2п-ой чейки соединен с пр мым его выходом. На фиг. 1 представлена функциональна схема однотактного распределител импульсов; на фиг. 2 - временна диаграмма работы. Устройство содержит N-разр дный двоичный счетчик, выполненный на счетных триггерах 1-3 и 2 выходных чеек 4-7. Динамический вход каждой последующей чейки 5-7 соединен с единичным выходом предыдущей чейки 4-6. Динамический вход чейки 4 соединен с единичным выходом триггера 3 двоичного счетчика. Установочньге входы чеек 4 и 6 соединены с нулевым выходом триггера 1 двоичного счетчика , а входы чеек 5 и 7 соединены с единичным выходом триггера 1 двоичного счетчика . Устройство работает следующим образом . Двоичный счетчик осуществл ет подсчет входных тактовых импульсов, поступающих на его вход. Сигналы с выходов триггера 1 двоичного счетчика по установочным входам выходных чеек распределител устанавливают триггеры выходных чеек в исходное состо ние. При переключении триггера 3 двоичного счетчика, сигнал с его выхода поступает на динамический вход выходной чейки 4 и переводит ее во включенное состо ние (фиг. 2 г и д). Длительность канального импульса на выходе выходной чейки 4 определ етс Дл ительностью разрешающего сигнала, поступающего на установочный вход выходной чейки 4 с нулевого выхода триггера 1 двоичного счетчика. Задним фронтом сформированного канального импульса включаетс по динамическому входу выходна чейка 5. Длительность канального импульса на выходе выходной чейки 5 определ етс длительностью разрешающего сигнала, поступающего на установочный ВХОД ВЫХОДНОЙ чейки 5 (фиг. 2 б и е) с единичного выхода триггера 1 двоичного счетчика. Аналогично происходит формирование канальных импульсов на выходах остальных выходных чеек, б и 7 (фиг. 2 б, в, ж и з). Таким образом, предлагаемое устройство позвол ет повысить достоверность работы распределител , т. е. исключить неопределенные состо ни , когда на всех выходах распределител отсутствуют выходные сигналы, при этом канальные импульсы на выходе распределител обладают максимально возможной дл данного счетчика длительностью . Кроме того, устройство позвол ет значительно снизить число взаимосв зей между выходными чейками и счетчиком, что приводит к повышению надежности и упрощению двоичногб счетчика. Формула изобретени Однотактный распределитель импульсов, содержащий N-разр дный двоичный последовательный счетчик на триггерах и 2 однотипных выходных чеек, отличающийс тем, что, с целью повышени надежности и достоверности, кажда выходна чейка состоит из триггера с динамическим входом, при этом динамический вход каждой последующей чейки соединен с пр мым выходом предыдущей чейки, динамический вход первой чейки соединен с пр мыми выходом N-ro триггера двоичного счетчика, установочный вход каждой (2п-1)-й чейки соединен с инверсным выходом первого триггера двоичного счетчика, а установочный вход каждой 2п-й чейки соединен с пр мым его выходом . Источники информации, прин тые во внимание при экспертизе 1.Прессман А. И. Расчет и проектирование схем на полупроводниковых приборах дл цифровых вычислительных машин М., изд-во«Иностранна литература 1963, с. 40, рис. 2-24.
- 2.Будинский Я. Логические цепи в цифровой технике. М., «Св зь, 1977, с. 256, рис. 6.97., фиг.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792781219A SU830642A1 (ru) | 1979-06-12 | 1979-06-12 | Однотактный распределитель импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792781219A SU830642A1 (ru) | 1979-06-12 | 1979-06-12 | Однотактный распределитель импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU830642A1 true SU830642A1 (ru) | 1981-05-15 |
Family
ID=20834237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792781219A SU830642A1 (ru) | 1979-06-12 | 1979-06-12 | Однотактный распределитель импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU830642A1 (ru) |
-
1979
- 1979-06-12 SU SU792781219A patent/SU830642A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU830642A1 (ru) | Однотактный распределитель импульсов | |
SU482899A1 (ru) | Делитель на 5 | |
SU1003359A1 (ru) | Однотактный кольцевой счетчик единичного кода | |
SU731592A1 (ru) | Распределитель импульсов | |
SU411628A1 (ru) | ||
SU382088A1 (ru) | Устройство для возведения в квадрат | |
SU1736000A1 (ru) | Преобразователь код - временной интервал | |
SU439807A1 (ru) | Устройство дл умножени чисел, представленных фазо-импульсными кодами | |
SU677084A1 (ru) | Устройство дл задержки импульсов | |
SU390671A1 (ru) | ВСЕСОЮЗНАЯ RATXt* !'!•'!'» ••'t"';.';?!^::ii;^if и | |
SU1290506A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1257838A1 (ru) | Синхронный счетчик | |
SU1076950A1 (ru) | Регистр сдвига | |
SU1193672A1 (ru) | Числоимпульсный квадратор | |
SU1283980A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU425177A1 (ru) | ||
RU2264690C2 (ru) | Резервированный счетчик | |
SU1529444A1 (ru) | Двоичный счетчик | |
SU1010611A1 (ru) | Устройство дл синхронизации многомашинных комплексов | |
SU788389A1 (ru) | Последовательный счетчик с двухпроводной св зью | |
SU1148116A1 (ru) | Многовходовое счетное устройство | |
SU1061264A1 (ru) | Счетчик | |
SU392485A1 (ru) | Струйный сдвигающий регистр | |
SU999048A1 (ru) | Число-импульсный квадратичный преобразователь | |
SU1297232A1 (ru) | Преобразователь последовательного кода в параллельный |