SU826417A1

SU826417A1 - Storage device

Info

Publication number: SU826417A1
Application number: SU792806407A
Authority: SU
Inventors: Анатолий Иванович Савельев; Владислав Иванович Косов; Леонид Федорович Соколов; Игорь Иванович Косов
Original assignee: Mo Textilny I
Priority date: 1979-09-17
Filing date: 1979-09-17
Publication date: 1981-04-30

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(54) STORAGE DEVICE

1one

Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных машинах с повышенными требовани ми к информационной надежности .The invention relates to computing and can be used in digital computers with increased requirements for information reliability.

Известно запоминающее устройство, содержащее блок пам ти, подсоединенный через разделительные диоды к формировател м разр дных токов и непосредственно к формировател м адресных токов, подсоединенных к блоку управлени и к входам усилителей считывани , соединенных с числовым регистром 1.A memory device is known which contains a memory unit connected via separation diodes to the discharge current driver and directly to the address current driver connected to the control unit and to the inputs of the read amplifiers connected to the numeric register 1.

В этом устройстве не предусмотрена коррекци разр дного тока при организации ЗУ по принципу «гatchet -зaпиcи, что снижает его информационную надежность.This device does not provide for the correction of the discharge current when organizing a charger according to the principle of “hot-loop recording, which reduces its information reliability.

Наиболее близким техническим рещением к предлагаемому вл етс устройство, в котором предусмотрена «ratchet -3anHCb, т. е. запись пачкой адресных токов и пере.крывающим по времени эту пачку импульсов положительным разр дным током при записи «1 и отрицательным при записи «О 2The closest technical solution to the present invention is a device in which "ratchet -3anHCb is provided, i.e., write a packet of address currents and re-time this packet of pulses with a positive discharge current when recording" 1 and negative when writing "O 2

В данном запоминающем устройстве не предусмотрено симметричное перемагничивание запоминающих ферритовых элементов при записи «1 и «О, так как последний импульс адресного тока записи всегда при «гatchet -зaпиcи положительный, а разр дные токи записи имеют разную пол рность . Это приводит к тому, что амплитуды считанных сигналов «1 и «О имеют различные значени , что в значительной мере снижает информационную надежность этого запоминающего устройства.This storage device does not provide for symmetric reversal of the storage ferrite elements when recording “1 and” O, since the last pulse of the address current of the recording is always at “gatechet-write positive, and the discharge write currents have different polarity. This leads to the fact that the amplitudes of the read signals "1 and" O have different values, which greatly reduces the information reliability of this storage device.

Цель изобретени - повыщение информационной надежности ЗУ за счет выравнивани амплитуд считанных сигналов «1 и «О.The purpose of the invention is to increase the information reliability of the charger by equalizing the amplitudes of the read signals "1 and" O.

Поставленна цель достигаетс тем, что в запоминающее устройство, содержащее блок пам ти, к одним входам которого подключены адресные формирователи, к другим - через разделительные элементы разр дные формирователи, а выходы блока пам ти соединены с входами усилителей считывани , выходы которых подключены кThe goal is achieved by the fact that in the memory device containing a memory block, to one input of which address formers are connected, to the other through disconnecting elements bitformers, and the outputs of the memory block are connected to the inputs of read amplifiers, the outputs of which are connected to

входам числового регистра, блок управлени , выход которого соединен соответственно с входами числового регистра, а второй - с входами адресных формирователей, введены дополнительные разделительные элементы , дополнительные разр дные формирователи , группы элементов И и счетчиь;, входы которого подключены к четвертому и п тому выходам блока управлени , третий выход которого соединен с первыми входами элементов И, вторые входы которых соединены с выходами числового регистра, третьи входы элементов И одной из групп подключены к выходам счетчика, выходы элементов И соединены с входами соответствующих разр дных формирователей, соответствующие входы блока пам ти через дополнительные разделительные элементы подключены к входам соответствующих дополнительных разр дных формирователей.the inputs of the numeric register, the control unit, the output of which is connected respectively to the inputs of the numeric register, and the second to the inputs of the address drivers, additional dividing elements, additional bit drivers, and element groups And counters are entered; whose inputs are connected to the fourth and fifth outputs control unit, the third output of which is connected to the first inputs of the elements And, the second inputs of which are connected to the outputs of the numeric register, the third inputs of the elements And one of the groups connected to the outputs the counter, the outputs of the And elements are connected to the inputs of the corresponding bit drivers, the corresponding inputs of the memory unit are connected through the additional separation elements to the inputs of the corresponding additional bit drivers.

На чертеже представлена схема запоминающего устройства.The drawing shows a diagram of a storage device.

Запоминающее устройство содержит блок 1 пам ти, соединенный с адресными формировател ми 2, усилител ми 3 считывани , с разделительными элементами 4, с дополнительными разделительными элементами 5. Разделительные элементы 4 подключены к разр дным формировател м 6, а дополнительные разделительные элементы 5 - к дополнительным разр дным формировател м 7. Входы разр дных формирователей 6 соединены с выходами элементов И 8 первой группы, первые входы которых соединены с выходами числового регистра 9, соединенного с выходами усилителей 3 считывани , с первыми входами элементов ИThe storage device contains a memory block 1 connected to address formers 2, read amplifiers 3, with separation elements 4, with additional separation elements 5. Separating elements 4 are connected to the discharge forma- tor 6, and additional separation elements 5 to additional bit driver 7. The inputs of bit drivers 6 are connected to the outputs of elements And 8 of the first group, the first inputs of which are connected to the outputs of a numerical register 9 connected to the outputs of amplifiers 3 readings vani, with the first inputs of elements And

10второй группы, вторые входы которых подключены к вторым входам элементов И первой группы и к третьему выходу блока10 of the second group, the second inputs of which are connected to the second inputs of the elements And the first group and to the third output of the block

11управлени , первый и второй выходы которого соединены соответственно с вторым входом числового регистра 9 и входами адресных формирователей 2. Четвертый и п тый входы блока 11 управлени подключены соответственно к первому и второму входам счетчика 12, выход которого подключен к третьим входам элементов И 10 второй группы.11 control, the first and second outputs of which are connected respectively to the second input of the numeric register 9 and the inputs of the address drivers 2. The fourth and fifth inputs of the control block 11 are connected respectively to the first and second inputs of the counter 12, the output of which is connected to the third inputs of elements And 10 of the second group .

В режиме записи блок 11 управлени вырабатывает на первом выходе управл ющий сигнал, по которому в соответствии с кодом числа, наход щегос в числовом регистре 9, подаютс потенциалы на первые входы элементов И 8 первой группы и первые входы элементов И 10 второй группы, а импульс с третьего выхода блока 11 управлени поступает на вторые входы элементов И 8 первой группы и на вторые входы элементов И 10 второй группы . Однако в каждом разр де срабатывает или разр дный формирователь 6, вырабатывающий положительный сигнал, поступаю: щий на разделительный элемент 4 и далее в блок 1 пам ти дл записи «1, или разр дный формирователь 7, вырабатывающий отрицательный сигнал, поступающий на разделительные элементы 4, а затем в блок 1 пам ти дл записи «О в зависимости от кода числа. Затем с некоторой задержкой по времени относительно выщеуказанных сигналов на втором выходе блока 11 управлени In the recording mode, the control unit 11 generates a control signal at the first output, according to which, in accordance with the code of the number in the numeric register 9, the potentials are supplied to the first inputs of the And 8 elements of the first group and the first inputs of the And 10 elements of the second group, and the pulse From the third output of the control unit 11 enters the second inputs of the elements And 8 of the first group and the second inputs of the elements And 10 of the second group. However, in each bit, a bit generator 6 is generated that generates a positive signal; it goes to the separating element 4 and then to the memory 1 to write “1, or the bit driver 7 that generates a negative signal to the separating elements 4 and then in block 1 of the memory for writing “O depending on the code of the number. Then, with some time delay relative to the above signals at the second output of control unit 11

вырабатываетс сигнал дл запуска адресных формирователей 2. По этому сигналу запускаютс адресные формирователи 2, вырабатывающие по соответствующему адресу заданное количество положительных и отрицательных импульсов тока, т. е. импульсов «га1сЬе1 -записи.a signal is generated to start the address shaper 2. This signal triggers the address shaper 2, generating at a corresponding address a specified number of positive and negative current pulses, i.e., "ha1cce1" recording pulses.

В этом режиме при записи «1 амплитуда положительного разр дного тока посто нна , а адресные формирователи всегда выдают последний импульс «ratchet -3aписи положительной пол рности, который заканчиваетс немного раньще импульса раз р дного тока. Однако при записи «О, т. е. при записи отрицательным разр дным током, дл исключени асимметрии считанных сигналов (дл исключени уменьщени ампли туды считанного сигнала «О по сравнению с амплитудой сигнала «1) должен возрасти разр дный ток записи при приходе последнего импульса в пачке адресных токов. Поэтому из блока управлени 11, с п того выхода, в счетчик 12 поступает текущее значение количества положительных импульсов и по последнему расчетному импульсу счетчик 12 вырабатывает управл ющий потенциал , поступающий на третий вход элементов И 10 второй группы. По этому управл ющему потенциалу срабатывают дополнительные разр дные формирователи 7 тех разр дов , в которых происходит запись «О. Это увеличивает отрицательный разр дный ток в момент прихода последнего положительного адресного тока «гatchet -зaпиcи. Така запись «О обеспечивает равные услови записи «1 и «О, т. е. обеспечивает при считывании получение одинаковых выходных считанных сигналов информационной «1 и информационного «О.In this mode, when recording, "1 amplitude of the positive discharge current is constant, and the address drivers always give the last pulse," ratchet -3a, of the positive polarity, which ends slightly earlier than the pulse of the discharge current. However, when recording, "O, i.e., when recording by a negative discharge current, to eliminate the asymmetry of the read signals (to avoid decreasing the amplitude of the read signal" O compared to the signal amplitude "1), the write current at the last pulse should increase in a bundle of address currents. Therefore, from the control unit 11, from the fifth output, the current value of the number of positive pulses enters the counter 12 and, according to the last calculated pulse, the counter 12 generates a control potential arriving at the third input of the And 10 elements of the second group. For this control potential, additional bit drivers of 7 of those bits are triggered, in which the recording “O. This increases the negative discharge current at the moment of the arrival of the last positive address current of the “atchet-write. Such a record “O ensures equal conditions of writing“ 1 and “O, i.e., when reading, it provides the receipt of identical output read information signals“ 1 and information “O

0 В режиме считывани в ЗУ обычным образом работают только адресные формирователи 2.0 In read mode, only address formers 2 work normally in memory.

Claims

1.Shigin A.G. and Deryugin A.A. Digital Computing Machines. M., “Energie, 1975, p. 221.

2. Peterson M. Bortova memory on the microbiax element with reading without destroying information. MGP USSR, translation 2433, 1966 (prototype).