SU378948A1 - MEMORY DEVICE - Google Patents

MEMORY DEVICE

Info

Publication number
SU378948A1
SU378948A1 SU1671509A SU1671509A SU378948A1 SU 378948 A1 SU378948 A1 SU 378948A1 SU 1671509 A SU1671509 A SU 1671509A SU 1671509 A SU1671509 A SU 1671509A SU 378948 A1 SU378948 A1 SU 378948A1
Authority
SU
USSR - Soviet Union
Prior art keywords
amplifier
input
inputs
gate
amplifiers
Prior art date
Application number
SU1671509A
Other languages
Russian (ru)
Inventor
В. С. Половнев Г. Острась
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1671509A priority Critical patent/SU378948A1/en
Application granted granted Critical
Publication of SU378948A1 publication Critical patent/SU378948A1/en

Links

Landscapes

  • Digital Magnetic Recording (AREA)

Description

1one

Изобретение относитс  к электронню-вычислительной технике и можзт найти применение в запоминающих устройствах цифровых электронно-вычислительных машин.The invention relates to computer technology and can be used in memory devices of digital electronic computers.

Известные устройства содержат в каждом разрезе формирователь разр дного тока, записи , подключенный к разр дной обмотке магнитного накопител  и к дифференциальному усилителю, стробирующий усилитель и усилитель-формирователь .The known devices contain, in each section, a discharge current driver, a recording, connected to the discharge winding of a magnetic storage device and to a differential amplifier, a strobe amplifier and a driver-shaper.

Цель изобретени  - повышение помехоустойчивости устройства.The purpose of the invention is to improve the noise immunity of the device.

Дл  этого в каждом разр де предлагаемого устройства введен дополнительный формирователь разр дного тока записи, подключенный к разр дной обмотке магнитного накопител  и к дополнительному дифференциальному усилителю дополнительный стробирующий и две схемы «И, первые входы которых соединены с шиной строба, а вторые входы - с соответствующими кодовыми спинами адреса, выходы схем «И со входами соответствующих стробирующих усилителей, входы которых соединены с выходами соответствующих дифференциальных усилителей, а выходы стробирующих усилителей через схему «ИЛИ - со входом усилител -формировател .To do this, in each bit of the proposed device, an additional shaper of write current is connected to the bit winding of the magnetic storage device and to the additional differential amplifier an additional gating and two And circuits, the first inputs of which are connected to the strobe bus, and the second inputs with the corresponding code spins of the address, the outputs of the circuits “And with the inputs of the corresponding gate amplifiers, the inputs of which are connected to the outputs of the corresponding differential amplifiers, and the outputs of the gate their amplifiers through the scheme "OR - with the input of the amplifier -formirovatel.

На фиг. 1 представлена блок-схема устройства дл  временной селекции; на фиг. 2 - осциллограммы сигналов и помех на входах стробирующих усилителей.FIG. Figure 1 shows a block diagram of a device for time selection; in fig. 2 - waveforms of signals and noise at the inputs of the gate amplifiers.

Устройство содержит первую 1, 2 л вторую 3, 4 разр дные обмотки магнитного накопител , включенные в схему моста, формирователи разр дного тока записи 5 и 6, подключенные к соответствующим разр дным обмоткам 1, 2 vi 3, 4. Входы первого однопол рного дифференциального усилител  7 подключены кThe device contains the first 1, 2 l second 3, 4 discharge windings of the magnetic storage device, included in the bridge circuit, write current discharge drivers 5 and 6, connected to the corresponding discharge windings 1, 2 vi 3, 4. Inputs of the first single-pole differential amplifier 7 is connected to

первой разр дной обмотке /, 2 магнитного накопител , а входы второго однопол рного усилител  8 - ко второй разр дной обмотке 3, 4 магнитного накопител . Выходы дифференциальных усилителей 7, 8 подключены к соответствующим стробирующим усилител м 9, 10. Шина строба и соответствующие кодовые щины адреса подключены ко входам схем «И 11 и 12. Выход схемы «И 11 подключен ко входу первого стробирующего усилител  9, аthe first bit winding /, 2 magnetic storage device, and the inputs of the second unipolar amplifier 8 - to the second discharge winding 3, 4 magnetic storage device. The outputs of the differential amplifiers 7, 8 are connected to the corresponding gate amplifiers 9, 10. The gate bus and the corresponding address code coils are connected to the inputs of And 11 and 12. The output of the And 11 circuit is connected to the input of the first gate of the amplifier 9, and

выход схемы «И 12 - ко входу второго стробирующего усилител  10. Выходы стробирующих усилителей подключены через схему «ИЛИ 13 на вход усилител -формировател  14.the output of the circuit “And 12 - to the input of the second gate amplifier 10. The outputs of the gate amplifiers are connected via the circuit“ OR 13 to the input of the amplifier-former 14.

Устройство работает следующим образом.The device works as follows.

Формирователи разр дного тока 5 и 6 формируют одновременно импульсы записи различной пол рности. При считывании информации с запоминающего устройства на вход первого дифференциального усилител  7 поступают сигнал Л/ и помеха П1, на вход второго дифференциального усилител  8 - одновременно сигнал А2 и помеха П2. Если же на вход первого дифференциального усилител  7 поступает сигнал A3 и помеха ПЗ, то на вход второго дифференциального усилител  9 - одновременно сигнал А4 и помеха П4. Так как дифференциальные усилители однопол рные, то при приходе па вход дифференциального усилител  разпопол рных сигналов и помех на выходе дифференциального усилител  будет только сигнал. На входе одного стробирующего усилител  возникает только сигнал, на входе другого - помеха и сигвал. При этом сигнал строба (по его шине) поступит через схему 11 или 12 только на тот стробируюш,ий усилитель, па вход которого поступил только сигнал без помехи. Выбор схемы «И (через которую проходит сигнал строба) осуществл ют сигналы, поступающие по кодовым щинам адреса на входы схем «И. Сигнал, выделенный одним из стробирующих усилителей, поступает через схему «ИЛИ на вход усилител -формировател  14.The shapers of the discharge current 5 and 6 simultaneously generate recording pulses of different polarity. When reading information from the storage device, the signal L / and interference P1 are fed to the input of the first differential amplifier 7, and the signal A2 and interference P2 are simultaneously input to the second differential amplifier 8. If the input of the first differential amplifier 7 receives the signal A3 and interference PZ, then the input of the second differential amplifier 9 is simultaneously the signal A4 and interference P4. Since the differential amplifiers are unipolar, then when the PA arrives, the input of the differential amplifier of polar signals and noise at the output of the differential amplifier will be only a signal. At the input of one gating amplifier, only a signal arises; at the input of the other, a hindrance and a signal. In this case, the gate signal (via its bus) will go through the circuit 11 or 12 only to that gate amplifier, whose input received only the signal without interference. The selection of the " AND circuit (through which the strobe signal passes) is effected by signals arriving by code-address addresses at the inputs of " I. The signal allocated by one of the gate amplifiers is fed through the circuit “OR to the input of the amplifier-former 14.

Важнейшими технико-экономическими преимуществами использовани  предлагаемого устройства  вл ютс  уменьшение помех на входе стробирующего усилителей, увеличение емкости устройства за счет уменьшени  помех и упрощени  дифференциальных усилителей путем исключени  предварительного разбаланса.The most important technical and economic advantages of using the proposed device are to reduce the noise at the input of the gate amplifiers, increase the capacity of the device by reducing the noise and simplifying the differential amplifiers by eliminating pre-unbalance.

Предмет изобретени Subject invention

Запоминающее устройство, содержащее в каждом разр де формирователь разр дного тока записи, подключенный к разр дной обмотке магнитного накопител  и дифференци0 альнюму усилителю, стробирующий усилитель и усилитель-формирователь, отличающеес  тем, что, с целью повышени  помехоустойчивости устройства, в его .каждом .разр де введен дополнительный формирователь разр дного тока записи, подключенный к разр дной обмотке магнитного накопител  к дополнительному дифференциальному усилителю, дополнительный стробирующий усилитель и две схемы «И, первые входы которых соеди0 невы с шиной строба, а вторые входы схем «И - с соответствующими кодовыми сигналами адреса, выходы схем «И подключены ко входам соответствующих стробирующих усилителей, входы которых соединены с выходами соответствующих дифференцйвлътгых усилителей, а выходы стробирующих усилителей через схему «ИЛИ - со входом усилител -формировател .A storage device containing, in each bit, a write current generator, connected to the magnetic output winding of the magnetic storage and differential amplifier, a strobe amplifier and a forming driver, in order to improve the noise immunity of the device, in each case. The additional shaper of the write current connected to the bit winding of the magnetic storage device to the additional differential amplifier, the additional gating amplifier and two c. we “And, the first inputs of which are connected to the gate bus, and the second inputs of the“ And ”circuits with the corresponding address code signals, the outputs of the“ And ”circuits are connected to the inputs of the corresponding gate amplifiers, the inputs of which are connected to the outputs of the respective differential amplifiers, and the outputs of the gate amplifiers through the scheme "OR - with the input amplifier amplifier.

Врем Time

SU1671509A 1971-06-15 1971-06-15 MEMORY DEVICE SU378948A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1671509A SU378948A1 (en) 1971-06-15 1971-06-15 MEMORY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1671509A SU378948A1 (en) 1971-06-15 1971-06-15 MEMORY DEVICE

Publications (1)

Publication Number Publication Date
SU378948A1 true SU378948A1 (en) 1973-04-18

Family

ID=20479728

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1671509A SU378948A1 (en) 1971-06-15 1971-06-15 MEMORY DEVICE

Country Status (1)

Country Link
SU (1) SU378948A1 (en)

Similar Documents

Publication Publication Date Title
US4947379A (en) High speed static random access memory circuit
GB1411290A (en) Memory arrangement control systems
SU378948A1 (en) MEMORY DEVICE
SU384132A1 (en) SCHEME OF FORMATION OF POSITIONING IMPULSES FOR MAGNETIC STORING DEVICES
SU377876A1 (en) FERRITE STORAGE DEVICE WITH LINEAR
SU410455A1 (en)
JPS6149757B2 (en)
SU410465A1 (en)
JPH01185896A (en) Semiconductor memory device
SU1062787A1 (en) Storage
SU498647A1 (en) Magnetic Random Access Memory Storage Device
SU842956A1 (en) Storage device
SU444241A1 (en) Memory device
SU479151A1 (en) Memory device
SU377877A1 (en) ALL-UNION
SU392551A1 (en) OPERATIONAL STORAGE DEVICE
US3456246A (en) Plated wire memory
JPS59110091A (en) Output circuit
US3701124A (en) Apparatus to effect improved readout of memory elements
SU432597A1 (en) OPERATING STORAGE DEVICE OF SYSTEM 2! / 2Д ON FERRITE HEARTS
SU980161A1 (en) Magnetic main storage
SU799001A1 (en) Storage
SU489154A1 (en) Memory device
SU402063A1 (en) MEMORIZING DEVICE WITH TWO MEMORABLE ELEMENTS ON A DISCHARGE
SU407390A1 (en)