SU411497A1 - - Google Patents

Info

Publication number
SU411497A1
SU411497A1 SU1835928A SU1835928A SU411497A1 SU 411497 A1 SU411497 A1 SU 411497A1 SU 1835928 A SU1835928 A SU 1835928A SU 1835928 A SU1835928 A SU 1835928A SU 411497 A1 SU411497 A1 SU 411497A1
Authority
SU
USSR - Soviet Union
Prior art keywords
signal
circuit
input
circuits
inputs
Prior art date
Application number
SU1835928A
Other languages
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1835928A priority Critical patent/SU411497A1/ru
Application granted granted Critical
Publication of SU411497A1 publication Critical patent/SU411497A1/ru

Links

Landscapes

  • Digital Magnetic Recording (AREA)

Description

1one

Изобретение относитс  к области автоматики и вычислительной техники и предназначено дл  использовани  в запоминающих устройствах с магнитным носителем.The invention relates to the field of automation and computer technology and is intended for use in magnetic storage devices.

Известные устройства дл  воспроизведени  цифрового сигнала с магнитного носител , содержащие усилитель воспроизведени , соединенный через двусторонний ограничитель со входами схем индикации нулевых значений воспроизводимого сигнала, выходы которых подключены соответственно к первому и второму входам блока формировани  выходного сигнала, не обеспечивают повышени  точности и надежности работы при увеличении плотности записи, вызывающей фазовые смещени  нулевых значений воспроизводимого сигнала.The known devices for reproducing a digital signal from a magnetic carrier, containing a reproduction amplifier connected through a double-sided limiter to the inputs of the display circuit of zero values of the reproduced signal, the outputs of which are connected respectively to the first and second inputs of the output signal generation unit recording density, causing phase shifts of the zero values of the reproduced signal.

Отличием описываемого устройства  вл етс  то, что блок формировани  выходного сигнала выполнен в виде подключенных к его первому и второму входам параллельных цепей , содержащих зар дную и разр дную схемы , выходы которых соединены со входами запоминающей схемы, а выходы запоминающих схем подключены к сумматоруделителю , соединенному со входом сравнивающего формировател , другой вход которого соединен через элемент задержки со вторыми входами зар дных схем и третьим входом блока формировани  выходного сигнала.The difference of the described device is that the output signal shaping unit is made in the form of parallel circuits connected to its first and second inputs containing charge and discharge circuits, the outputs of which are connected to the inputs of the memory circuit, and the output memory circuits are connected to an adder with the input of the comparing driver, the other input of which is connected through a delay element to the second inputs of the charging circuits and the third input of the output signal generating unit.

подключенным к выходу усилител  воспроизведени .connected to the output of the playback amplifier.

Это позвол ет повысить точность и надежность работы устройства.This improves the accuracy and reliability of the device.

На чертеже показана функциональна  cxf ма устройства.The drawing shows the functional cxf ma device.

Здесь 1-усилитель воспроизведени ; 2 - двусторонний ограничитель; 3 - схема индикации нулевых значений воспроизводимого сигнала при положительном знаке производной последнего; 4, 5 - зар дна  и разр дна  схемы, св занные с конденсатором запомпнающей схемы; 6, 7 - сумматор-делитель; 8 - схема индикации нулевых значений воспроизводимого сигнала при отрицательном значении его производной (аналогична  схема 3); 9, 10 - зар дна  и разр дна  схемы, св занные с конденсатором запоминающей схемы 11 (аналогичные соответственно 4, 5 и 6); 12 - элемент задержки; 13 - сравнивающий формирователь .Here is the 1 playback amplifier; 2 - double sided stop; 3 is a diagram of the indication of zero values of the reproduced signal with a positive sign on the derivative of the latter; 4, 5 - charges and discharges of the circuit associated with the capacitor of the supporter circuit; 6, 7 - adder-divider; 8 is a diagram of the indication of zero values of the reproduced signal with a negative value of its derivative (similar to scheme 3); 9, 10 - charging and discharging circuits associated with the capacitor of the storage circuit 11 (similar to 4, 5 and 6, respectively); 12 - delay element; 13 - comparing driver.

Устройство работает следующим образом.The device works as follows.

Сигнал с выхода усилител  воспроизведени  1 поступает на вход схемы 2, осуществл ющей двустороннее ограничение и усиление сигнала, а также на первые входы схем 4, 9 и на вход элемента задержки 12.The signal from the output of the playback amplifier 1 is fed to the input of the circuit 2, which performs the two-sided limitation and amplification of the signal, as well as to the first inputs of the circuits 4, 9 and to the input of the delay element 12.

Выходной сигнал схемы 2 поступает на входы схем 3 и 8, формирующих сигналы в моменты пересечени  входным сигналом оси абсцисс или близкого к ней уровн  (схемы 3 и 8 могут быть выполнены в виде  чеек дифференцировани  фронтов входного сигнала и последующего усилени  того сигнала).The output signal of circuit 2 is fed to the inputs of circuits 3 and 8, which generate signals at the moments when the input signal crosses the x-axis or a level close to it (circuits 3 and 8 can be made in the form of differentiating edges of the input signal and subsequent amplification of that signal).

Схема 3 выдает сигналы, если производна  от входного сигнала в точке пересечени  сигнала и оси абсцисс положительна, а схема 8- если эта производна  отрицательна. Общей функцией схем 3-6  вл етс  получение на вх. 1 схемы 7 напр жени , пропорционального амплитуде положительных полуволн сигнала. Аналогично назначение схем 8-11  вл етс  получение на вх. 2 сумматора-делител  напр жепи , пропорционального амплитуде отрицательп з1х полуволн сигпала. Принцип работы этих двух групп схем одинаков. Так, например , сигнал с выхода схемы 3 поступает на второй вход схемы 4, осуществл ющей зар д конденсатора в схеме 6 до напр жени , пропорционального амплитуде положительных полуволн сигнала на выходе усилител  воспроизведени  1, и на вход схемы 5, осуществл ющей разр д конденсатора в схеме 6.Circuit 3 outputs signals if the derivative of the input signal at the point of intersection of the signal and the x-axis is positive, and circuit 8, if this derivative is negative. A common function of circuits 3-6 is to receive on input. 1 of a voltage circuit 7 proportional to the amplitude of the positive half-waves of the signal. Similarly, the purpose of circuits 8-11 is to receive on input. 2 adder-divider voltage, proportional to the amplitude of the negative half of the half sigpal. The principle of operation of these two groups of schemes is the same. Thus, for example, the signal from the output of circuit 3 is fed to the second input of circuit 4, which charges the capacitor in circuit 6, to a voltage proportional to the amplitude of the positive half-wave signal at the output of playback amplifier 1, and to the input of circuit 5, which discharges capacitor in scheme 6.

Разр д конденсатора в схеме 6 непосредCTBeinio перед зар дом необходим, поскольку входной сигнал содержит . импульсы с различной амплитудой, а напр жение па конденсаторе в схеме 6 должно хранитьс  без значительных искажений в течение времени, равного периоду сигнала.The discharge of the capacitor in the circuit 6 directly CTBeinio before charging is necessary, since the input signal contains. pulses with different amplitudes, and the voltage across the capacitor in circuit 6 should be stored without significant distortion for a time equal to the signal period.

На вх. 1 и 2 схемы 7 поступают сигналы соответственно с выходов схем 6 и 11, пропорциональные амплитудам положительных и отрицательных импульсов. Сигнал на ее выходе пропорционален половине алгебраической суммы амплитуд соседних полуволн и поступает па второй вход схемы 13, формирующей импульсы в моменты достижени  сигналом па вх. 1 схемы 13 уровн  напр жени , близкого к напр жению на вх. 2 этой схемы.On the input. 1 and 2 of circuit 7 signals are received respectively from the outputs of circuits 6 and 11, proportional to the amplitudes of positive and negative pulses. The signal at its output is proportional to half the algebraic sum of the amplitudes of the adjacent half-waves and enters the second input of the circuit 13, which generates pulses at the instants of reaching the signal pa I. 1 of the 13 level voltage circuit, close to the voltage at the input. 2 of this scheme.

Предметизобретени Subject matter

Устройство дл  воспроизведени  цифрового сигнала с магнитного носител , содержащее усилитель воспроизведени , соединенный через двусторонний ограничитель со входамиA device for reproducing a digital signal from a magnetic carrier, comprising: a reproduction amplifier connected through a two-way limiter to the inputs

схем индикации нулевых значений воспроизводимого сигнала, выходы которых подключеН )1 соответственно к первому и второму входам блока формировани  выходного сигнала, отличающеес  тем, что, с целью повышени  точности и надежности работы устройства , блок формировани  выполнен в виде подключенных к его первому и второму входам параллельных цепей, содержащих зар дпую и разр дную схемы, выходы которыхZero-values of the reproduced signal, the outputs of which are connected) 1 respectively to the first and second inputs of the output signal generating unit, characterized in that, in order to increase the accuracy and reliability of the device, the forming unit is made in the form of parallel to its first and second inputs circuits containing charge and discharge circuits whose outputs

соединены со входами запоминающей схемы, а выходы запоминающих схем подключепы к сумматору-делителю, соедипенному со входом сравниваюн;его формировател , другой вход которого соединен через элемент задержки соconnected to the inputs of the memory circuit, and the outputs of the memory circuits are connected to an adder-divider connected to the input comparing to its driver, the other input of which is connected through a delay element with

вторым входами зар дных схем и третьим входом блока формирова 1и  выходиого сигпала, подключеппым к выходу усилител  воспроизведени .the second inputs of the charging circuits and the third input of the block forming the first and the output sigpal, connected to the output of the playback amplifier.

SU1835928A 1972-10-06 1972-10-06 SU411497A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1835928A SU411497A1 (en) 1972-10-06 1972-10-06

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1835928A SU411497A1 (en) 1972-10-06 1972-10-06

Publications (1)

Publication Number Publication Date
SU411497A1 true SU411497A1 (en) 1974-01-15

Family

ID=20529135

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1835928A SU411497A1 (en) 1972-10-06 1972-10-06

Country Status (1)

Country Link
SU (1) SU411497A1 (en)

Similar Documents

Publication Publication Date Title
US3668532A (en) Peak detection system
US2698427A (en) Magnetic memory channel recirculating system
US3271750A (en) Binary data detecting system
US4137504A (en) Digital filter
US2900215A (en) Transistor record driver
US3217183A (en) Binary data detection system
US3209268A (en) Phase modulation read out circuit
US2896192A (en) Data processing apparatus
ES364729A1 (en) Readback circuit for information storage systems
SU411497A1 (en)
BG33890A3 (en) Apparatus for correction the phase of digital signals for recording and reading
US3524994A (en) Signal recovering apparatus
US3909717A (en) Circuit for enhancing resolution in tachometer signals
US3159840A (en) Pattern sensitivity compensation in high pulse density recording
US2797401A (en) Electronic timing pulse generator
US3138723A (en) Dynamic storage circuit utilizing two tunnel diodes and reflective delay line
US2815498A (en) Magnetic memory channel recirculating systems
GB857313A (en) Apparatus utilising transistors for detecting a change in the sign of the slope of an electrical waveform
US3165721A (en) Compensating circuit for delay line
US3323115A (en) Reproducing system for phase modulated magnetically recorded data
US4177521A (en) Output timing arrangement for single-wall magnetic domain apparatus
GB1249377A (en) A magnetic film memory
SU471601A1 (en) Device for reproducing a phase-shift signal from a magnetic carrier
SU378948A1 (en) MEMORY DEVICE
SU1264846A3 (en) Device for threshold detection of analogue signal peak in reproduction from recording magnetic medium